深空通信Ka頻段數傳發射機基帶電路單元實現?

張津舟，梁顯鋒，謝閩，謝春堅，王竹剛，熊蔚明

深空通信Ka頻段數傳發射機基帶電路單元實現?

張津舟1，2，梁顯鋒1，謝閩1，謝春堅1，王竹剛1，熊蔚明1

（1.中國科學院空間科學與應用研究中心，北京100190；2.中國科學院研究生院，北京100190）

基于Xilinx FPGA電路的全數字化設計方案，研制完成適用于深空通信下行鏈路Ka頻段發射機中基帶數據編碼調制一體化電路單元。參照CCSDS（Consultative Committee for Space Data Systems）相關深空通信建議標準，電路單元實現了按碼速率的變化靈活選擇調制方式的工作模式，利用外部控制指令，完成碼速率16 bit／s～20 kbit／s、20～200 kbit／s、200 kbit／s～2 Mbit／s分段分別選擇PCM／BPSK／PM、NRZ／BPSK和SRRC-QPSK數據調制方式。在X頻段的測試結果表明，BPSK和SRRCQPSK幅度誤差和相位不平衡分別小于3.1%和1.7°，符合CCSDS關于深空通信的建議標準。電路單元滿足深空通信工程應用需求。

深空通信；Ka頻段；數傳發射機；基帶電路；調相

1 引言

當前，世界主要航天大國和機構正在開展深空科學探測活動［1-3］。要成功實現深空科學任務，星地之間高效率通信是首要考慮的問題之一。由于深空通信距離很遠（深空探測器與地球之間距離在2 ×106km以上），當信號從功率受限的探測器到達地球時，衰減很大，使地面很難正確接收探測器發射的數據信息。為解決遠距離通信問題，通常采取提高星上發射信號輸出功率、改變天線尺寸和系統工作頻段等技術手段［2］以改善信號鏈路增益?？紤]到深空探測器自身的應用限制，提高星上信號發射功率和改變發射天線尺寸所取得的效果很有限。目前，可行的辦法是提高通信系統的工作頻率［1］。保持天地系統的天線口徑、系統噪聲溫度和發射功率都不變時，將通信系統的工作頻段提高N倍，地面接收電平可提高20 lgN［1］。近年來，隨著技術的進步，美國、歐洲、日本、俄羅斯等國家的航天器紛紛提高了系統的工作頻段，下行工作頻段已從S頻段（2 290～2 300 MHz）轉移到X頻段（8 400～8 450 MHz），同時Ka頻段（31 800～32 300 MHz）下行通信系統也已經得到了應用。相對X頻段，由于下行鏈路波束方向性更好，Ka頻段鏈路性能較X頻段可獲得5.9～7.2 dB的平均收益［1，3］。

美國和歐洲等主要航天機構在火星探測器和其他深空探測器上已經應用了Ka頻段下行通信系統。美國NASA（National Aeronautics and Space Administration）早在1996年發射的火星探測器Mars Global Surveyor上進行了Ka頻段星地通信鏈路的試驗［4］。當頻率由8.4 GHz提高到32 GHz時，接收電平可提高11.6 dB，折算為距離可提高3.8倍。歐洲ESA（European Space Agency）計劃在2013年發射的水星探測器（Bepicolombo），星地通信使用Ka頻段通信系統［3］。水星探測器星上通信系統采用新一代應答機，系統基帶部分采用全數字化實現，簡化了系統結構。其中，Ka頻段數傳發射機工作在OQPSK調制模式時，數傳速率將達100 Mbit／s，功率放大器采用TWTA（Travelling-Wave Tube Amplifier）放大器。

目前，為了滿足我國深空探測任務的應用需求，中國科學院國家空間科學中心開展了應用于深空通信的星載Ka頻段數傳發射機技術的研究工作。Ka頻段數傳發射機包括基帶電路單元和射頻單元，本文重點研究了Ka頻段發射機中數據編碼調制一體化的基帶電路單元?；诳删幊唐骷﨔PGA，實現了按碼速率變化靈活選擇調制方式的工作模式。多功能一體化基帶電路單元是實現輕小型化深空通信Ka頻段（32 GHz）數傳發射機系統的重要部分。

2 系統架構

深空通信Ka頻段數傳發射機的系統結構框圖如圖1所示，系統包括FPGA數字基帶單元，中頻（X頻段）上變頻單元、Ka頻段上變頻單元、DC／DC電源變換單元、遙測遙控接口單元等。

圖1Ka頻段數傳發射機系統結構框圖Fig.1 Block diagram of Ka band data transmission transmitter

圖1 所示的Ka頻段數傳發射機中，由FPGA數字基帶單元的數據接口接收來自有效載荷的基帶數據，進行RS編碼后級聯卷積編碼（CC）。數據編碼后經過預濾波處理后進行調制，根據碼速率的不同，分別對應選擇不同調制方式。數據編碼調制后由FPGA輸出經模數變換（DAC）電路轉換為60 MHz的模擬信號，信號功率幅度為4 dBm。模擬信號經變頻后，輸出X頻段8.32 GHz調制中頻信號，經限帶濾波后再次變頻輸出32 GHz的調制信號，經Ka頻段固態功率放大器（KaSSPA）放大后輸出，功率大于2 W。

基于FPGA電路，系統前端采用全數字化方案，實現了基帶數據編碼、調制等數據處理功能。電路實現了不同數據碼速率選擇相應調制方式的工作模式，同時節省了1個DA轉換器的使用，避免了正交調制方式IQ鏈路的幅度相位不平衡，簡化了系統結構［5］。根據CCSDS B20.0-Y-2標準建議［6］中有關深空通信數據傳輸碼率和調制方式的選擇要求，以及便于滿足下行遙測和測距等要求，基帶電路設計的調制方式和相應的碼速率如表1所示。

表1 基帶支持調制方式和工作速率Tabe 1 Modulation mode and operation rate

基于FPGA電路的基帶單元可進一步完成部分功能擴展，實現所需要的數據調制方式，滿足不同的需求。因此，系統具有較強的靈活性。

3 基帶數字信號處理設計

數字基帶部分包括數控時鐘管理（DCM）、FIFO（First In First Out）接口、RS和CC級聯編碼、PCM／BPSK／PM、NRZ／BPSK和SRRC-QPSK等模塊，設計框圖如圖2所示。

圖2 全數字化基帶設計框圖Fig.2 Block diagram of all-digital baseband

按照CCSDS 131.0-B-2標準有關的建議內容［8］，基帶單元實現了數據的級聯編碼，編碼方式采用RS（255，223）和CC（7，1／2）級聯。RS和CC級聯編碼通過向基帶輸入信號增加冗余校驗字使系統具有糾錯性能，便于提高通信鏈路增益。

時鐘管理模塊（DCM）產生其他功能模塊所需要的工作時鐘。該模塊以最高采樣時鐘196.608 MHz（32.768 MHz×6，即系統時鐘）或本地時鐘（由外部高穩晶振32.768 MHz提供）作為輸入參考時鐘。由輸入參考時鐘進行分、倍頻后，產生其他功能模塊所需的工作時鐘、采樣時鐘以及副載波。根據CCSDS 401.0-B建議標準［7］的要求，在本設計中，副載波采用方波，頻率為64 kHz。在內外時鐘同步之前，內部電路處于復位狀態；同步之后，電路處于正常工作狀態，兩種狀態均由DCM的鎖定信號指示。

FIFO接口作為外部數據和時鐘的接口。由于接收的數據時鐘與FPGA內部時鐘屬于不同的時鐘源或時鐘速率不同，在數據傳輸時，如果直接用內部時鐘對外部輸入數據采樣，會產生亞穩態現象。而采用FIFO的異步讀寫功能，不但可以解決異域時鐘數據的傳輸問題，保證數據正常采樣，而且可以簡化不同調制方式對應多速率工作模式下時鐘設計。本地采樣時鐘與外部數據時鐘可以成任意比例，無需整數倍關系。

PCM／BPSK／PM調制模塊包括兩個乘法器、一個加法器、數控振蕩器（NCO）和查找表等基本單元。級聯編碼基帶數據經乘法器實現調制到64 kHz的方波副載波。進一步配置調相指數產生相位數據，生成的相位數據與NCO輸出的累加相位進行疊加，訪問查找表后輸出調相信號。兩個乘法器分別使用異或門和存儲常量的多路器來完成。其中，系統采樣時鐘為196.608 MHz，調制指數（可配置、默認為0.78）和NCO的位寬為28位，頻率分辨率為0.6 Hz。數字中頻載波輸出60 MHz時，頻率控制字為81 920 000。查找表位寬為12 bit，無雜散動態范圍為72 dB。

NRZ／BPSK調制模塊采用一個乘法器模塊實現，直接將級聯編碼后的非歸零（NRZ）基帶數據調制到數字中頻載波（60 MHz）。該調制方式用于中低碼率數傳，基帶數據調制部分可不考慮成形濾波，由直接數字頻率合成器（DDS）產生60 MHz的中頻載波。DDS包含NCO和查找表兩部分。為節省FPGA資源，NCO相位累加字為20 bit，頻率分辨率約為200 Hz，查找表輸出信號位寬為12 bit。

SRRC-QPSK調制模塊包括星座映射、成形濾波、多級插值、乘法器和加法器等單元。級聯編碼后的基帶數據經星座映射，轉換成I和Q兩路信號，分別進行成形濾波、多級插值和數字中頻（60 MHz）調制后疊加輸出，即得到SRRC-QPSK調制信號。中頻載波由DDS產生，NCO相位累加字為20 bit，查找表輸出信號位寬為12 bit。

SRRC-QPSK實現的關鍵部分是基帶成形和多級插值濾波?；鶐С尚螢V波的作用是在盡量保持系統誤碼性能不變的情況下，減少基帶信號頻譜占用帶寬。濾波器采用有限脈沖響應（FIR）根升平方余弦（SRRC）濾波器，利用多相結構實現，可減少延時和動態功率消耗。設IQ鏈路未濾波數據速率為Fs，成形濾波的上采樣速率為8×Fs，采用48階的FIR（邊帶衰減約為35 dB），可分成8個子濾波器，每個子濾波器的階數均為6階，子濾波器的工作速率為Fs。子濾波后面為一個8路復用器，在8×Fs時鐘作用下，分時選擇輸出各子濾波器結果。每個子濾波器中的乘法器系數為常數，可采用正則有符號數字（CSD）表示。乘法器通過簡單的加減和移位來實現，可提高乘法器工作效率和資源利用率［5］。

插值濾波的目的是為了將成形濾波后數據采樣率提高至系統采樣率，以抑制成形濾波后信號直接進行中頻調制所產生的鏡像分量。插值倍數為系統采樣率（DA采樣率）與8×Fs之比。插值濾波器采用3級Hogenauer結構梳狀積分濾波器（CIC）。當插值倍數不小于4時，CIC的邊帶衰減可達40 dB。由于要實現多速率工作模式，在改變基帶速率時，插值倍數也需要相應地進行改變。當插值倍數較小時，可以簡單地通過改變單個CIC濾波器的插值倍數來實現；而當倍數較大時，如果仍采用單個插值濾波器，通過改變插值倍數來完成，實現將非常困難。如系統采樣率為196.608 MHz時，基帶濾波后的數據采樣率為512 kbit／s，插值倍數高達384倍。因此，為了降低插值的倍數，插值濾波使用了多個3級CIC插值濾波器來實現，即將1個3級CIC濾波器進行反復調用，將高倍的插值降為多個低倍的插值，優化了實現方式。如SRRC-QPSK調制有3種調制速率，基帶成形濾波后輸出的數據速率分別為512 kbit／s、2 Mbit／s和8 Mbit／s，系統采樣率為196.608 MHz，具體的實現級聯方案如圖3所示。圖3中有4個插值調用模塊、兩個插值控制信號，可完成3種不同速率插值，最高插值為384倍。

圖3 可變速率插值4級級聯方案Fig.3 Cascade scheme of variable rate interpolation

級聯方案各級插值濾波器對應的插值倍數如表2所示?？刂菩盘朿trl0和ctrl1分別為CIC2和CIC3的控制信號，插值時為1，旁路時為0。如插值倍數為384時，控制信號ctrl0和ctrl1都為1。

表2 各級插值濾波對應的插值倍數Table 2 Interpolation factor corresponding to the interpolation filter at all levels

4 測試結果

基于Xilinx FPGA Xc4vsx55的硬件電路，完成了Ka頻段數字基帶單元電路的研制工作?；鶐щ娐方浫鐖D1所示中頻（8.32 GHz）上變頻單元后輸出特性的測試結果如表3所示。

表3 數字信號處理單元和中頻X頻段聯合測試結果Table 3 The test result of digital signal processor unit and the X band frequency unit

PCM／BPSK／PM、NRZ／BPSK和SRRC-QPSK調制方式的頻譜如圖4～7所示。其中，QPSK（與BPSK調制頻譜相同）信號頻譜第一邊帶衰減約為13 dB，而SRRC-QPSK調制頻譜的第一邊帶衰減高達35 dB。當數傳發射系統的帶寬和帶外衰減要求相同時，SRRC-QPSK調制方式相對QPSK調制方式大大提高了頻帶利用率。測試頻譜結果與仿真設計頻譜結果一致。

圖4 8 kbit／s PCM／BPSK／PM調制輸出頻譜圖（index=0.78）Fig.4 Spectrum of PCM／BPSK／PM when Rb=8 kbit／s（index=0.78）

圖5 8 kbit／s PCM／BPSK／PM第一頻譜分量詳圖（index=0.78）Fig.5 The first spectrum component for PCM／BPSK／PM when Rb=8 kbit／s（index=0.78）

圖6 64 kbit／s NRZ／BPSK頻譜Fig.6 The spectrum of NRZ／BPSK when Rb=64 bit／s

圖7 2 Mbit／s SRRC-QPSK頻譜Fig.7 The spectrum of SRRC-QPSK when Rb=2 Mbit／s

2 Mbit／s碼率的SRRC-QPSK調制信號星座圖和矢量誤差幅度（EVM）如圖8所示。EVM為4.6%，滿足應用性能指標（小于10%［9］）。幅度誤差為3.0%（0.26 dB），相位不平衡度為1.7°，完全滿足CCSDS 401.0-B關于深空通信建議［7］的幅度誤差（小于0.5 dB）和相位不平衡度（小于5°）要求。

圖8 碼率為2 Mbit／s SRRC-QPSK調制性能圖Fig.8 The modulation performance of SRRC-QPSK when Rb=2 Mbit／s

5 結語

本文基于Xilinx FPGA XC4VSX55芯片，完成了Ka頻段數傳發射機系統數字基帶電路單元的設計與實現?；鶐щ娐穯卧鶕a速率的變化，選擇相應的基帶數據調制方式，具有較強的靈活性?；鶐л敵鲂盘栐赬頻段的測試結果表明，當碼率為2 Mbit／s的SRRC-QPSK調制時，解調結果中EVM為4.6%，幅度誤差和相位不平衡度分別為3%和1.7°。基帶電路單元滿足深空通信Ka頻段下行通信鏈路的工程應用需求?；谌珨底只O計架構的基帶電路單元，可進一步完成部分功能擴展，滿足不同的工程需求。

6 致謝

感謝“中國科學院知識創新工程青年人才領域前沿項目”的資助，感謝閆毅老師在項目中給予的鼓勵、建議與幫助。

［1］劉嘉興.走向深空——測控通信的發展方向［J］.電訊技術，2006，46（2）：1-8.

LIU Jia-xing.Forward to Deep Space：Development Trend of TTC＆DT Technology［J］.Telecommunication Engineering，2006，46（2）：1-8.（in Chinese）

［2］張乃通，李暉，張欽宇.深空探測通信技術發展趨勢與思考［J］.宇航學報，2007，28（4）：786-793.

ZHANG Nai-tong，LI Hui，ZHANG Qin-yu.Thought and Developing Trend in Deep Space Exploration and Communication［J］.Journal of Astronautics，2007，28（4）：786-793.（in Chinese）

［3］Comparini M C，Tiberis F D，Novello R.Advances in Deep-Space Trans-ponder Technology［J］.Proceedings of the IEEE，2007，95（10）：1994-2008.

［4］Mysoor N R，Kayalar S，Lane J P，et al.Performance of A Ka-band Transponder Breadboard for Deep Space Applications［C］／／Proceeding of Aerospace Conference.Snowmass，CO：IEEE，1997：547-557.

［5］Simone L，Gelfusa D，Cocchi S.A Novel Digital Platform for Deep Space Transponders：the Transmitter Side［C］／／Proceedings of Aerospace Conference.Big Sky，Montana，USA：IEEE，2007：1446-1452.

［6］CCSDS B20.0-Y-2，Proceedings of The CCSDS RF And Modulation Subpanel 1E Meeting of MAY 2001 Concerning Bandwidth-efficient Modultion［S］.

［7］CCSDS 401.0-B，Radio Frequency and Modulaton Systems［S］.

［8］CCSDS 131.0-B-2，TM Synchronization and Channel Coding［S］.

［9］Hatziathanasiou I，McLaren C，Goldsmith R，et al.Miniature High Speed Down-link Module For Small Satellites In Low Earth Orbits［C］／／Proceedings of the 5th ESA International Workshop on Tracking，Telemetry and Command Systems for Space Applications.［S.l.］：ESA／ESTEC，2010：1-8.

ZHANG Jin-zhou was born in Xianning，Hubei Province，in 1984.He is now a graduate student.His research concerns digital signal processing for space communication.

Email：binghuozjz＠126.com

梁顯鋒（1972—），男，湖北荊門人，博士，研究員，主要從事新型高功率微波器件和數傳發射系統研究；

LIANG Xian-feng was born in Jingmen，Hubei Province，in 1972.He is now a researcher with the Ph.D.degree.His research concerns new high-power microwave devices and data transmission transmitter system.

Email：liangxf＠cssar.ac.cn

謝閩（1981—），女，四川成都人，工程師，主要從事RF微波電路設計與研發；

XIE Min was born in Chengdu，Sichuan Province，in 1981. She is now an engineer.Her research concerns the design of RF＆microwave circuit.

Email：xiem＠cssar.ac.cn

謝春堅（1941—），男，福建福州人，研究員，主要負責RF微波系統設計；

XIE Chun-jian was born in Fuzhou，Fujian Province，in 1941.He is now a researcher.His research concerns RF＆microwave system design.

Email：xiecj＠＠cssar.ac.cn

王竹剛（1974—），男，北京人，碩士，副研究員，從事射頻微波通信和數字信號處理技術研究；

WANG Zhu-gang was born in Beijing，in 1974.He is now an associate researcher with the M.S.degree.His research concerns RF＆microwave communication and digital signal processing.

Email：wangzg＠cssar.ac.cn

熊蔚明（1963—），男，北京人，博士，研究員，2007年入選中國科學院“百人計劃”，主要研究方向為空間通信系統、電子系統的總體策劃、詳細設計和工程應用。

XIONG Wei-ming was born in Beijing，in 1963.He is now a researcher with the Ph.D.degree and also a 100 Talents Project member of the Chinese Academy of Sciences.His research concerns the overall system design，the detail design and the engineering application of space communication systems.

Email：xwm＠cssar.ac.cn

Development of Digital Baseband Circuit Unit of a Ka Band Data Transmission Transmitter for Deep-space Communications

ZHANG Jin-zhou1，2，LIANG Xian-feng1，XIE Min1，XIE Chun-jian1，WANG Zhu-gang1，XIONG Wei-ming1
（1.Center for Space Science and Applied Research，Chinese Academy of Sciences，Beijing 100190，China；2.Graduate College，Chinese Academy of Sciences，Beijing 100190，China）

The baseband data coding and modulation is achieved on the Xilinx FPGA circuit，which is a part of a Ka band downlink transmitter for deep space communications.The flexible design of modulation mode corresponding to the different transmission rate ranges referred to CCSDS（Consultative Committee for Space Data Systems）standard is finished.The modulation schemes of PCM／BPSK／PM，NRZ／BPSK and SRRC-QPSK are separately chosen corresponding to the code rate ranges of 16 bit／s～20 kbit／s，20～200 kbit／s and 200 kbit／s～2 Mbit／s by the external control commands in the FPGA circuit.The test results at X band show that the magnitude and phase error of BPSK and SRRC-QPSK are respectively less than 3.1%and 1.7 degrees，which comply with the CCSDS recommend on deep space communication standard.The circuit can meet the application requirement of the Deep Space Communication engineering.

deep space communications；Ka band；data transmission transmitter；baseband circuit；phase modulation

TN927；TN83

A

10.3969／j.issn.1001-893x.2012.05.013

張津舟（1984—），男，湖北咸寧人，碩士研究生，主要研究方向為空間通信數字信號處理；

1001-893X（2012）05-0668-06

2012-01-20；

2012-03-27