數(shù)字直放站中DLMS算法的FPGA實(shí)現(xiàn)

石棟元，劉正平，錢(qián) 銳，夏 威，何子述

(電子科技大學(xué)電子工程學(xué)院，四川 成都 611731)

自適應(yīng)算法被廣泛用來(lái)解決數(shù)字直放站中存在的回波干擾問(wèn)題，以降低系統(tǒng)的自激風(fēng)險(xiǎn)。最小均方(LMS)算法由于其結(jié)構(gòu)簡(jiǎn)單，穩(wěn)定性好，易于實(shí)現(xiàn)等優(yōu)點(diǎn)，在回波抵消中被廣范應(yīng)用［1］。

但LMS算法在FPGA實(shí)現(xiàn)時(shí)不能并行計(jì)算，這就使得其難以用在高速實(shí)時(shí)處理的系統(tǒng)中。為了解決此問(wèn)題，Long［2－3］等人提出了 DLMS(Delayed LMS)算法，同時(shí)為了減少延時(shí)，Long還提出了用樹(shù)狀結(jié)構(gòu)來(lái)實(shí)現(xiàn)DLMS算法;Yi［4］和 Ting［5］等人在前人的基礎(chǔ)上運(yùn)用重定時(shí)技術(shù)，提出的結(jié)構(gòu)既可以提高系統(tǒng)的采樣率，又可以得到較快的收斂速度和良好的跟蹤性能，但他們所提的結(jié)構(gòu)都是針對(duì)的實(shí)數(shù)，而在數(shù)字直放站中，基帶所處理的數(shù)據(jù)是復(fù)數(shù)，故需要對(duì)其進(jìn)行改進(jìn)。

本文在Ting所提出理論的基礎(chǔ)上，提出了復(fù)數(shù)DLMS算法的實(shí)現(xiàn)結(jié)構(gòu)，由仿真結(jié)果可知，該系統(tǒng)的處理速度可達(dá)到135 MHz。同時(shí)為了節(jié)省乘法器資源，筆者還提出了2倍復(fù)用的結(jié)構(gòu)，由測(cè)試結(jié)果可知，16階2倍復(fù)用的DLMS算法實(shí)現(xiàn)了回波抵消功能，同時(shí)還放大了所接收到的信號(hào)，從而實(shí)現(xiàn)了數(shù)字直放站的功能。

1 回波抵消系統(tǒng)模型

具有自適應(yīng)回波抵消功能的直放站模型如圖1所示。真實(shí)回波信道(包含功放)采用FIR濾波器建模，可表示為

圖1 具有自適應(yīng)回波抵消功能的直放站模型

式中:N為通道階數(shù);［g］T表示轉(zhuǎn)置。

n時(shí)刻接收端的接收到的總信號(hào)為

式中:x(n)=［x(n)，x(n－1)，…，x(n－N+1)］T為FIR濾波器的輸入信號(hào)，它由誤差信號(hào)反饋回濾波器而形成;y(n)為回波干擾;r(n)為接收到的來(lái)自基站的電視信號(hào);v(n)為加性白噪聲，其均值都為0，方差分別為和。

從系統(tǒng)接收到的總信號(hào)中減去回波干擾估計(jì)值，即回波抵消后，可得誤差信號(hào)

式中:μ是LMS算法的步長(zhǎng)，其選取范圍為

2 DLMS算法

由于LMS算法的3個(gè)方程之間存在順序關(guān)系，使其不能并行計(jì)算，只能按照算法固有的順序進(jìn)行迭代更新，這就使得LMS算法難以用在高速實(shí)時(shí)處理的系統(tǒng)中。為了解決此問(wèn)題，Long［2－3］等人提出了 DLMS(Delayed LMS)算法。圖2給出了DLMS算法的功能框圖。

圖2 DLMS算法的功能框圖

由圖2可知，DLMS算法的權(quán)系數(shù)更新方程為

由式可知在DLMS算法中，濾波和權(quán)系數(shù)更新可以同時(shí)進(jìn)行。因此，在相同的時(shí)間內(nèi)其吞吐量是LMS算法的2倍。

對(duì)于DLMS算法的性能，Long等人做了相應(yīng)的分析。權(quán)系數(shù)更新中引入的延時(shí)D對(duì)系統(tǒng)的穩(wěn)態(tài)性能影響不大，只要步長(zhǎng)μ的取值在式所示的范圍內(nèi)即可。

對(duì)比式和式可知，DLMS算法對(duì)步長(zhǎng)的要求更苛刻，但是通過(guò)選取更小的步長(zhǎng)，可以靈活地選擇所需要的延遲。

3 DLMS算法結(jié)構(gòu)

3.1 復(fù)數(shù)乘法器的結(jié)構(gòu)

由于該設(shè)計(jì)的結(jié)構(gòu)是針對(duì)復(fù)數(shù)DLMS算法，故需要先設(shè)計(jì)復(fù)數(shù)乘法器。在DLMS算法的濾波和權(quán)系數(shù)更新中所用的復(fù)數(shù)乘法形式為

由式可知，構(gòu)造1個(gè)復(fù)數(shù)乘法器需要4個(gè)乘法器和2個(gè)加法器。通過(guò)對(duì)式的化簡(jiǎn)，可以節(jié)省資源。

從而通過(guò)增加3個(gè)加法器來(lái)減少1個(gè)乘法器。

如果由式直接構(gòu)建復(fù)數(shù)乘法器，其關(guān)鍵路徑為T(mén)=2Ta+Tm，其中Ta和Tm分別表示執(zhí)行1個(gè)加法器和1個(gè)乘法器所需的時(shí)間。由于Altera公司Stratix II芯片中含有豐富的寄存器資源，故可以在復(fù)數(shù)乘法器中插入9個(gè)寄存器，以減短關(guān)鍵路徑，提高系統(tǒng)的處理速度。此時(shí)，復(fù)數(shù)乘法器的結(jié)構(gòu)如圖3所示，其中D為寄存器。由圖3可知，此時(shí)的關(guān)鍵路徑變?yōu)門(mén)=Tm，假設(shè)Tm＞Ta。

圖3 加入寄存器后復(fù)數(shù)乘法器的結(jié)構(gòu)圖

3.2 復(fù)數(shù)DLMS算法的結(jié)構(gòu)

圖4 8階DLMS算法的結(jié)構(gòu)圖

圖4是由Ting所提出的8階DLMS算法的結(jié)構(gòu)圖，在該結(jié)構(gòu)中關(guān)鍵路徑為T(mén)=Tm，假設(shè)Tm＞Ta。由于本文針對(duì)的是復(fù)數(shù)DLMS算法，所以圖4中所有的乘法器和加法器都要替換成復(fù)數(shù)乘法器和復(fù)數(shù)加法器。同時(shí)，由圖3可知本文所設(shè)計(jì)的復(fù)數(shù)乘法器具有兩級(jí)流水線結(jié)構(gòu)，所以圖4中乘法器后面的3D(即3個(gè)寄存器)應(yīng)變?yōu)镈。此時(shí)，復(fù)數(shù)DLMS算法的結(jié)構(gòu)如圖5所示，圖中的輸入信號(hào)和輸出信號(hào)均為復(fù)數(shù)。

圖5 8階復(fù)數(shù)DLMS算法的結(jié)構(gòu)圖

圖5中的關(guān)鍵路徑與圖4一樣仍為T(mén)=Tm。將該結(jié)構(gòu)用Altera公司Stratix II EP2S60F672C芯片實(shí)現(xiàn)時(shí)，根據(jù)Classic Timing Analyzer Tool的分析，如圖6所示，該系統(tǒng)可以在135 MHz的時(shí)鐘下正常工作。

圖6 Classic Timing Analyzer對(duì)圖7結(jié)構(gòu)的時(shí)序分析結(jié)果

由于在具有回波抵消功能的數(shù)字直放站中，基帶的系統(tǒng)的時(shí)鐘為10 MHz，故本文選擇圖8所示的結(jié)構(gòu)進(jìn)行2倍復(fù)用是可行的。2倍復(fù)用的思想是:DLMS模塊的處理時(shí)鐘為系統(tǒng)時(shí)鐘的2倍，即20 MHz，在第一個(gè)時(shí)鐘周期計(jì)算奇數(shù)階，在第二個(gè)時(shí)鐘計(jì)算偶數(shù)階，然后將兩次所得的值相加得到濾波器的輸出。此時(shí)，濾波器的輸出速度仍為10 MHz。

2倍復(fù)用即折疊因子為2的折疊變換。由折疊方程［6］，如式所示，可以計(jì)算出2倍復(fù)用中，每個(gè)處理模塊中各個(gè)節(jié)點(diǎn)處所對(duì)應(yīng)的延遲數(shù)，具體變換如圖7所示。

式中:DF(U→V)為折疊后節(jié)點(diǎn)U到V所需的延遲數(shù);N為折疊因子;w(e)為折疊前節(jié)點(diǎn)U到V間的延遲數(shù);PU是輸入節(jié)點(diǎn)處所引入的流水線寄存器;v和u為節(jié)點(diǎn)在折疊集中的序號(hào)。

在圖7中0，1表示節(jié)點(diǎn)在折疊集中的序號(hào);2l+0，2l+1表示兩路選擇器在不同時(shí)刻的選通輸入。其中，xfilter(n)和xupdate(n)分別表示濾波和權(quán)系數(shù)更新過(guò)程的輸入信號(hào);e(n)表示誤差信號(hào);xfilter(n)和xupdate(n)分別表示濾波過(guò)程的輸入信號(hào)和權(quán)系數(shù)更新過(guò)程的輸入信號(hào)。

圖7 2倍復(fù)用結(jié)構(gòu)變換示意圖

由文獻(xiàn)［7］可知，在同頻數(shù)字直放站中，當(dāng)LMS濾波器的階數(shù)為16時(shí)就能滿足系統(tǒng)處理時(shí)鐘頻率的要求。故本文用8階所用的乘法器資源，來(lái)構(gòu)造16階LMS濾波器，其結(jié)構(gòu)如圖8所示，其中One tap的結(jié)構(gòu)如圖7所示，圖中除了One tap的處理時(shí)鐘為20 MHz外，其余的處理時(shí)鐘為10 MHz。

將圖5和圖8所示的結(jié)構(gòu)分別用Altera公司Stratix II EP2S60F672C芯片實(shí)現(xiàn)時(shí)，它們所用的資源如表1所示。由表1可知，16階2倍復(fù)用結(jié)構(gòu)所用的乘法器資源和8階的是一樣的，只多用了2%的組合邏輯資源和1%的寄存器資源，而這些資源在Stratix II芯片中非常豐富，故用其來(lái)?yè)Q33%的乘法器是值得的。

圖8 16階2倍復(fù)用復(fù)數(shù)DLMS算法的結(jié)構(gòu)圖

表1 8階直接型結(jié)構(gòu)和16階2倍復(fù)用結(jié)構(gòu)所用資源的對(duì)比

4 仿真實(shí)驗(yàn)與結(jié)果

本仿真實(shí)驗(yàn)是根據(jù)參考文獻(xiàn)［8］進(jìn)行的，其測(cè)試框圖如圖9所示，其中模擬基站所發(fā)射的信號(hào)是中心頻率為506 MHz、帶寬為8 MHz、功率為20 dBm的OFDM信號(hào)，如圖10所示，接收天線分別接收來(lái)自基站的信號(hào)和回波，即圖9中的a和c，信號(hào)疊加后經(jīng)過(guò)一系列處理模塊，最后從b端經(jīng)發(fā)射天線發(fā)射出去。圖中的DDC、EC和DUC分別表示數(shù)字下變頻、回波抵消，即16階DLMS算法模塊和數(shù)字上變頻，這3個(gè)模塊都是在Altera公司的Stratix II中實(shí)現(xiàn)的。

圖9 全無(wú)線環(huán)境下ICS直放站系統(tǒng)測(cè)試框圖

當(dāng)系統(tǒng)沒(méi)有加入直放站時(shí)，接收天線接收到的信號(hào)的頻譜圖如圖10所示。為了對(duì)比有、無(wú)回波抵消模塊時(shí)系統(tǒng)工作的情況，該設(shè)計(jì)采用先去掉EC模塊然后再加上該模塊的方式，此時(shí)發(fā)射天線所發(fā)射信號(hào)的頻譜如圖11所示。然后將加入了回波抵消模塊后，Signal Tap II所抓取的數(shù)據(jù)導(dǎo)入Matlab畫(huà)出信號(hào)的頻譜圖，其結(jié)果如圖12所示。回波抵消之前采樣數(shù)據(jù)的頻譜如圖13所示，回波抵消后采樣數(shù)據(jù)的頻譜如圖14所示。

由圖11可知，當(dāng)直放站系統(tǒng)中沒(méi)有加EC模塊時(shí)，系統(tǒng)自激了;由圖12可知加入EC模塊后，系統(tǒng)正常工作。同時(shí)，由圖13和圖14可知，加了EC模塊的系統(tǒng)，不僅抑制了回波，還放大了所接收到的信號(hào)。

5 結(jié)論

本文根據(jù)數(shù)字直放站的需求，利用pipeline和systolic技術(shù)，提出了復(fù)數(shù)DLMS算法的實(shí)現(xiàn)框圖。同時(shí)為了節(jié)約資源，提出了2倍復(fù)用結(jié)構(gòu)。由測(cè)試結(jié)果可知，數(shù)字直放站系統(tǒng)在加入DLMS算法模塊后，系統(tǒng)就能正常工作，即放大信號(hào)和抵消回波。

［1］LEE M，KEUM B，SHIM Y S，et al.An interference cancellation scheme for mobile communication radio repeaters［J］.IEICE Trans.Commun.，2009(5):1778－1785.

［2］LONG G，LING F，PROAKIS J G.The LMS algorithm with delayed coefficient adaptation［J］.IEEE Trans.Acoustics，Speech，Signal Processing，1989，37(9):1397－1405.

［3］LONG G，LING F，PROAKIS J G.Correction to‘the lms algorithm with delayed coefficient adaptation’［J］.IEEE Trans.Signal Processing，1992，40(1):230－232.

［4］YI Y，WOODS R，TING L K，et al.High sampling rate retimed DLMS filter implementations in Virtex－II FPGA［C］//Proc.IEEE Workshop on Signal Processing Systems.［S.l.］:IEEE Press，2002:139－145.

［5］TING L K，WOODS R，COWNA C F N.Virtex FPGA implementation of a pipelined adaptive LMS predictor for electronic support measures receivers［J］.IEEE Trans.Very Large Scale Integration Systems，2005，13(1):86－95.

［6］KESHAB K P.VLSI數(shù)字信號(hào)處理系統(tǒng):設(shè)計(jì)與實(shí)現(xiàn)［M］.陳弘毅，白國(guó)強(qiáng)，吳行軍，等，譯.北京:機(jī)械工業(yè)出版社，2004.

［7］ANDERSON C R，KRISHNAMOORTHY S，RANSON C G，et al.Antenna isolation，wideband multipath propagation measurements，and interference mitigation for on－frequency repeaters［C］//Proc.IEEE SECON 2004.［S.l.］:IEEE Press，2004:110－114.

［8］李學(xué)易，郝祿國(guó)，楊建坡，等.同頻數(shù)字直放站回波干擾消除器的設(shè)計(jì)［J］. 電視技術(shù)，2010，34(7):16－19.