基于嵌入式系統繼保裝置CPU硬件測試的設計實現

任華鋒 高傳發 孫振華

（許繼電氣股份有限公司，河南 許昌 461000）

近年來，隨著微電子技術，計算機技術的飛速發展，微機繼電保護裝置在硬件和軟件兩大方面仍在不斷的創新和發展。在硬件方面，從8位單CPU結構的微機保護到16位/32位多CPU結構的應用，只用了不到5年時間。目前，已經有繼電保護生產廠家在智能電網的集中式保護中成功應用了多核CPU的繼電保護裝置。由于智能電網的發展迅速，要求繼電保護裝置能夠快速響應智能電網發展過程中產生的各種技術需求。為了縮短響應時間，現有的繼電保護裝置研發大都采用軟硬件平臺并行，協同設計的方式，在設計開發過程中，兩者互相支持，互相提供開發的平臺。為了保證軟件運行的最優性能和可靠性，必須對CPU硬件平臺的各種組成模塊如：嵌入式處理器，外圍接口模塊（AD采樣/開入開出回路等），輸入輸出回路（人機接口），通信中間件等進行詳盡的獨立測試和綜合測試。

本文針對繼電保護裝置研發中軟件平臺和硬件平臺的設計特點，提出了一種在和軟件設計公用的嵌入式操作系統和集成開發環境下，對正在研制過程中的繼保裝置 CPU硬件進行模塊自檢測試和系統綜合測試的實現方法。

1 繼電保護裝置CPU硬件測試概述

從硬件方面來說，平臺化的開發方式要求CPU的硬件電路盡量做到“模塊化”和“拼圖化”。針對采用同一款處理器的 CPU硬件平臺模塊電路和外圍擴展電路的典型性和通用性，我們可以使用軟件平臺的集成開發環境來編制一系列工作在嵌入式操作系統上面向CPU硬件的測試程序。通過硬件測試程序對 CPU硬件平臺下多個功能模塊進行檢測來發現和驗證硬件的設計缺陷。 該程序的主要設計思路是利用嵌入式操作系統的實時性和多任務方式，將硬件平臺下的各模塊的測試代碼封裝到不同的任務中，通過串口或以太網接收測試指令并輸出測試信息到定制的測試界面上。本文是在筆者從事許繼集團基于 PowerPC 系列處理器的繼電保護裝置硬件研發工作中使用該測試方法的介紹和總結。

圖1 PowerPc系列處理器產品的CPU硬件結構示意圖

2 繼電保護裝置CPU硬件測試程序的設計

2.1 CPU硬件測試程序的的總體設計

考慮到繼電保護裝置的特殊性和測控實時性的要求，在CPU硬件測試過程中，用嵌入式實時操作系統上運行的測試代碼對硬件進行仿真測試，來驗證硬件的設計參數和性能是否能滿足繼電保護裝置應用軟件的運行。本文的硬件測試程序設計方案是在嵌入式實時系統NucleusPLUS和PowerPC系列處理器基礎上開展的。

NucleusPLUS是為實時嵌入式應用而設計的一個搶先式多任務操作系統內核，其95%的代碼是用ANSIC寫成的，并且使用了軟件組件的方法, 采用了先進的微內核（Micro-kernel）技術，因而在優先級安排，任務調度，任務切換等各個方面都有相當大的優勢，在繼電保護裝置的應用軟件上得到到了廣泛的使用。在NucleusPLUS上可以非常方便的用代碼實現CPU硬件各模塊的自檢和集成測試。我們把 CPU硬件所屬的各個模塊測試代碼根據硬件測試的需要封裝到NucleusPLUS不同的任務中，利用測試界面程序通過串口或網口發送指令，由測試代碼執行對相關硬件模塊的測試，并將測試結果返回到測試界面上。

圖2 NucleusPLUS下CPU硬件測試程序結構流程圖

2.2 CPU硬件主要模塊的測試方法和實現

1）存儲空間FLASH的測試

對于繼電保護裝置來說，用作存儲的 Flash中主要存放操作系統和用戶應用程序的鏡像文件、引導配置文件、整定值、各類動作報告等，具有掉電數據不丟失的特性。Flash讀寫數據的正確性和效率，直接影響繼電保護裝置的可靠性和穩定性。

Flash的測試方法有兩種，一種是非破壞性的基本測試，主要是checksum測試；另一種是破壞性的擴展測試，包括讀寫測試和地址/數據總線測試。在NucleusPLUS下，利用已經寫好的Flash驅動封裝一個Flash測試程序，先擦除Flash一段指定容量空間，寫入指定容量大小的數據，再讀取指定容量大小的數據進行比較。重復多次完成后，將測試結果輸出到測試界面上。

2）DDR內存模塊的測試

內存的作用是存放繼電保護裝置運行時的程序和重要數據。DDR內存的硬件電路設計正確與否，將決定CPU是否能正常工作。由于內存和處理器之間的連線過多，在整個CPU硬件設計中也是出錯率比較高的地方。因此，內存測試代碼編寫要考慮的盡量全面，代碼主要完成以下3類測試：

（1）數據總線測試: 將 0001循環左移并寫入內存，然后讀出并比較測試。

（2）內存區測試: 對內存所有存儲單元進行讀寫測試（讀寫5555H和AAAAH測試）。

（3）地址總線測試:對內存所有存儲單元進行地址累加測試。從 RAM 的基地址起，在每一個存儲單元（按照總線寬度）中寫入不同的值（遞增值），地址遞增，直至所有的存儲單元都保存不同的內容，然后讀出并進行檢驗。

內存測試也要進行多次重復測試，測試時間跟CPU使用內存的大小有關，在驗證硬件設計時可隨機選擇內存頁面進行測試。

3）處理器模塊的測試

處理器測試主要是對處理器進行定時器測試、寄存器測試、中斷測試和片內設備的測試。PowerPC處理器是一款運算處理功能強大且片內設備集成度高的 RISC架構的處理器，其常規測試過程非常繁瑣。由于使用的 NucleusPLUS嵌入式操作系統對PowerPC系列處理器兼容性非常好，特別是FreeScale公司提供集成開發環境codeworrior，使處理器的硬件測試基本都是在可視化的環境下進行。處理器部分的測試代碼只需對集成在片內的串口，網口，IIC，GPIO等使用到的設備進行測試。

（1）串口RS232/485由于傳輸速率慢，距離短，抗干擾性差，在智能電網繼電保護裝置中已經不再作為主要的數據通信接口使用，僅作為裝置的調試口或打印機接口保留。其測試相對簡單，在NucleusPLUS創建串口中斷服務子程序，驗證串口收發數據的正確。

（2）以太網技術在智能電網的繼電保護中充當了一個重要的角色，推動了繼電保護裝置的保護網絡化發展。以太網數據通信已經成為繼電保護裝置內部和外部的主要通信連接方式。為了驗證處理器內部網口的硬件設計，我們的網口測試代碼主要在鏈路層通過中斷方式完成的。在測試程序中調用網口驅動中的原始發送函數，在定時器中定時發送固定幀長和報文數的原始鏈路報文，在接收方統計報文的吞吐量，延遲包，丟幀率。輸出到測試界面。

圖3 NucleusPLUS以太網測試中斷服務程序流程圖

（3）IIC總線是一種高效、實用、可靠的雙向二線制串行數據傳輸結構總線，該總線使各電路分割成各種功能的模塊，并進行軟件化設計，各個功能模塊電路內都有集成一個 IIC總線接口電路，因此都可以掛接在總線上，很好的解決了眾多功能IC與CPU之間的輸入輸出接口，使其連接方式變得十分簡潔。IIC硬件測試只需按標準的IIC協議去操讀取或寫入相應 IIC器件的數據，如 CPU的溫度和RTC時鐘。

（4）GPIO模塊是處理器常見的功能模塊，主要通過寄存器設置其 I/O管腳的功能定義，通過寄存器賦值來決定輸出的開關狀態。在繼電保護裝置中主要用于驅動運行燈和告警燈，可監視其他硬件模塊比較重要的信號并產生中斷。測試比較簡單，可與其相關聯的硬件模塊配合測試。

4）大容量SD卡的測試

由于繼電保護裝置集成的功能越來越多，數據流量越來越大，大容量的數據存儲器件應用成為必然趨勢。SD卡有高記憶容量、快速數據傳輸率、極大的移動靈活性以及很好的安全性，目前在繼電保護裝置中主要用來保存電網故障時的波形數據，供繼保人員分析故障原因。其測試與FLASH的測試類似，對指定空間的存儲塊進行讀寫操作，比較讀寫數據是否一致，驗證SD卡接口硬件電路的設計。

5）FPGA擴展部分硬件功能模塊的測試簡介

FPGA作為可編程邏輯器件，通過編程的方式（如HDL）將通用芯片配置成用戶需要的硬件數字電路，FPGA和軟件系統具有相似的結構和開發方式，HDL與軟件都是人腦思維邏輯的產物，具有相似的語法和失效機理。介于本文關注的內容，對FPGA內部測試就不詳細介紹，主要針對FPGA配置完成后，由PowerPC處理器通過測試代碼對模擬量采集模塊，開入開出模塊等擴展部分硬件的測試進行闡述。

PowerPC與FPGA采用 將FPGA作為PowerPC局部總線（Local Bus）上的外部存儲，掛接在某個BANK上，用地址總線，數據總線和控制總線的方式通信。實際的測試過程中，我們只需根據 FPGA程序設計者提供的FPGA地址序列，使用不同的地址訪問和操作多個不同功能的擴展模塊，對PowerPC來說完全感覺不到 FPGA的存在。通過FPGA的硬件拓展，可以將更多的硬件模塊通過總線方式接入處理器，只需要考慮總線的負載能力。

編制這些通過FPGA的拓展的硬件模塊測試代碼時，可以原樣利用芯片廠商提供的驅動代碼庫，在操作芯片寄存器時，對寄存器的地址進行物理偏移即可。由NucleusPLUS封裝好的測試任務通過總線對相應的擴展芯片如以太網PHY、LCD控制器、AD模塊，繼電器動作回路等進行測試并獲得測試結果。

圖4 FPGA測試數據流程圖

3 繼電保護裝置CPU硬件測試界面的設計

3.1 測試界面功能介紹

測試界面是整個 CPU硬件測試環境中的關鍵環節，它通過串口或網絡和目標 CPU進行信息交互，控制目標CPU上的硬件測試程序向各個硬件模塊發送測試指令，接收CPU上送的各種硬件模塊測試信息，根據測試信息完成硬件模塊的測試結果判斷并輸出測試報告。

測試界面主要運行在 Windows操作系統的 PC上，可以利用Windows上的豐富的可視化資源編輯工具如delphi，VC++等開發環境進行代碼實現。 在測試界面設計中，主要實現如下一些功能：測試系統的主界面、硬件測試模塊的選擇、硬件測試模塊的測試指令下傳、測試界面及測試結果的顯示等。

3.2 測試界面設計

測試界面采用面向對象的設計思想，按照分布式的設計特點，將界面分為主控界面，通信處理模塊，硬件模塊測試界面，測試信息解析模塊。

1）主控界面主要是完成測試參數配置及各個硬件模塊測試界面的調用。利用 VC開發環境中的控件和菜單關聯功能，可以非常快捷的設計出界面友好，使用方便的主控界面。

2）通信處理模塊主要在后臺運行，初始化 PC機的串口或網口后和目標 CPU按照設置好的通信參數進行通信，提供相應的數據收發函數，供硬件模塊測試界面使用。

3）硬件測試模塊界面根據硬件模塊的區別設計成不同的分界面，通過向目標CPU發送指令，啟動CPU板NucleusPLUS嵌入式操作系統上的相應模塊測試任務，測試完成后將測試信息發送到測試界面。

4）測試信息解析模塊根據目標 CPU上送的測試信息進行分類和解析處理后，顯示在主控界面上。由于 CPU上的硬件測試程序上送的都是反饋測試結果的字符串信息，我們利用 VC自帶的豐富的字符串處理函數對測試信息進行解析和轉換，翻譯成直觀的中文信息和測試結果，同時還可以用第三方控件將測試信息保存成 Word文檔供測試人員瀏覽和編寫測試文檔。

4 結論

繼電保護裝置硬件開發過程中，確保硬件產品的開發質量是保證繼電保護裝置運行可靠性和動作正確性的關鍵。而在以往的研發中，硬件設計可能只考慮到了單個硬件模塊的工作特性，實際上將各種硬件模塊集成在一起之后仍有可能不正常工作。主要原因是，模塊相互調用時接口會引入許多新問題。例如，數據經過接口可能丟失；一個模塊對另一模塊可能造成不應有的影響；模塊之間的硬件連接不正確也可能造成通信不暢；誤差不斷積累達到不可接受的程度等等。所以需要通過綜合測試來發現各種錯誤。本文介紹的基于嵌入式操作系統的硬件測試程序和友好的測試界面，通過測試軟件一段一段地擴展，測試的范圍一步一步地增大，來逐步查找定位硬件設計缺陷的增量式集成測試方法，為繼電保護裝置硬件綜合測試提供了很好的解決方案。

[1]王齊.Linux PowerPC詳解:核心篇[M].北京:機械工業出版社,2007.

[2]劉淼.嵌入式系統接口設計與 Linux驅動程序開發[M].北京:北京航空航天大學出版社,2006:328-349.

[3]徐宇柘.Nucleus實時操作系統在繼電保護系統中的實時性研究[J].電腦知識與技術,2007(13).

[4]黃艷敏.淺談電子產品的硬件測試技術[J].單片機與嵌入式系統應用, 2010(2).