CMOS器件抗靜電措施的研究

譚婕娟

（西安航空職業技術學院 電子工程系，陜西 西安 710089）

靜電是摩擦生電效應而產生的，所謂摩擦生電是在絕緣物表面做機械性的摩擦而產生過多的電子。因此靜電可以在無意中產生，雖然總能量不大，但電勢卻很高，可達幾萬伏，有時超過十萬伏。靜電對人類既有利又有害，目前的靜電復印技術，靜電吸絨工藝等等都是利用靜電作用，使靜電造福人類；但靜電會對電子元器件帶來損傷，尤其是CMOS器件。美國有關專家統計了電子元器件特別是COMS器件受靜電損傷而產生的巨大經濟損失，每年高達50億美元，對此美國集成電路生產廠家和使用單位高度重視防靜電問題，美國還制定防靜電的軍用標準以及各種規范，連所有CMOS電路的詳細規范中都有防靜電的具體要求，目的就是為了提高器件和整機的應用可靠性。

國內對靜電放電即高壓靜電場損傷CMOS及各種集成電路的嚴重性認識不足，導致很多CMOS器件受到損傷。要防止CMOS器件受到靜電損傷，要從3個方面入手。首先在廠家生產過程中，通過設計以及生產工藝的保障使CMOS器件具有一定的抗靜電能力，其次在運輸移動過程中要提供相應的防靜電措施，最后在使用過程中電路設計要采取抗靜電措施。本文主要描述在使用過程中設計人員在線路設計中如何采取抗靜電措施[1－2]。

1 靜電導致CMOS器件損傷的機理和結果

隨著集成電路技術的發展，CMOS器件柵極氧化層的厚度越來越薄。早期CMOS器件工作頻率較低，柵極氧化層厚度1 000～1 200 A，目前高速CMOS器件為提高效率，柵極氧化層只有600～700 A左右，某些抗輻射的大規模電路，柵氧化厚度只有350～450 A。CMOS柵極氧化層越薄，越容易受到靜電的損傷而擊穿柵極，導致CMOS器件失效，其失效機理有兩種原因：

1）靜電放電現象

靜電放電必須有帶有靜電的物體或人體觸及到CMOS柵極的管腳，使CMOS柵極上積累電荷，如果CMOS柵極單位面積上聚集很高濃度的靜電荷，使很薄的柵極上出現很高的電場，當電場達到一定水平，CMOS柵極就會擊穿損壞，使這些靜電荷通過擊穿點泄放掉，這就是所謂靜電放電。

2）高壓靜電場的靜電感應現象

由于靜電荷較多，靜電電壓較高，擊穿時的放大電流較大，使CMOS柵極內部引線發熱，有時熱量足以燒融柵極的鍍層或鋁條。靜電放電使柵極擊穿如圖1所示。

圖1 靜電放電使柵極擊穿示意圖Fig.1 Electrostatic discharge of the grid breakdown diagram

高壓靜電場靠近CMOS器件時，例如人體帶來高壓靜電場而用手摸裝CMOS器件的塑料管雖然人體沒有觸及CMOS的柵極管腳，但是電場是可以穿越過去的，因為電場是絕緣不了的，它只能用金屬板或金屬盒子來屏蔽，所以這個高壓靜電場在CMOS柵極氧化層的一個面上感應帶內部電場，如果這個感應電場的強度超過了CMOS柵極的擊穿電壓，則CMOS柵極同樣會被擊穿而失效的。

如果CMOS器件受到靜電損傷而產生失效，那么失效有兩種結果：

1）當即損壞失效；

2）延遲失效，過幾個月或幾年后產生失效。

如果屬于當即失效，進行更換就能使整機工作正常，如果屬于延遲失效，這就麻煩大了，因為不知道何時失效，會給整機留下嚴重的隱患，但CMOS器件90%是延遲失效，這就對整機應用的可靠性影響太大。因為延遲失效問題目前還沒有辦法把它篩選掉，所以只能采取各種防御措施[3－4]。

2 在線路設計上采取抗靜電措施

為了提高印刷版以及整機的應用可靠性，在線路設計上采取各種措施來保護CMOS器件避免受到靜電損傷，這些保護措施主要放在一個系統，一臺整機，或一塊制板上的“接口處”，即它們的輸入處和輸出處，因為這里最容易受到外界靜電的損傷[5]。以下是各種方法[6]：

1）增加限流電阻或泄放電阻的保護措施

增加限流電阻或泄放電阻的保護措施見圖2，在圖2中R1，R2及R5是限流電阻， 對CMOS器件選 0.2～10 kΩ 左右，R3及R4及并聯的電容C1和C2對防靜電有好處。必須說明增加泄放電阻及電容后會影響輸入波形的，電容要小。

圖2 增加限流電阻保護措施示意圖Fig.2 Add the current limiting resistor protection diagram

2）隔離保護措施

這里有幾種方案，把進入CMOS輸入端的靜電用各種方法隔離或吸收。

①采用射極跟隨器的隔離保護如圖3所示。

圖3中 R1、R2和R4大約 0.5～2 kΩ， 因為這個電阻很小，到達輸入端及輸出端的靜電荷，通過R1、R2和R4很快就吸收掉。但有時影響輸出波形，使用時應注意。

②采用互補放大器的隔離保護如圖4所示。

這種方法對輸出波形影響小，但增加器件數目，互補三極和參數要對稱一致，必須進行配對測試。

③采用光電耦合器的隔離保護。

把圖4的互補放大器換為光電耦合器，減少了配對測試的必要性。

圖3 射極跟隨器保護措施示意圖Fig.3 Emitter follower protection diagram

圖4 增加互補放大器的保護措施示意圖Fig.4 Add complementary amplifier protection diagram

3）增加穩壓器或瞬變電壓抑制二極管保護CMOS柵極避免電擊穿

如CMOS電源電壓為10 V，增加15 V左右的穩壓管；如CMOS電源電壓為5 V，增加7 V左右的穩壓管，不僅可以加在CMOS的輸入端或輸出端，還可以加在CMOS的電源端，如圖5所示。

圖5 增加穩壓管或瞬變電壓抑制二極管Fig.5 Add the voltage stabilizing tube or a transient voltage suppression diode

因為靜電不是直流電，是很快可以吸收而消除的，如果有幾百伏或幾千伏的靜電接觸，如圖5中CMOS的輸入端、輸出端或電源端，那么D1、D2、D3和D4立刻擊穿導通，把靜電吸收掉。

3 結束語

通過上述幾種方法，能夠有效的消除靜電對CMOS器件的損傷，不過都是以增加元器件的數量以及犧牲輸入信號的質量為代價。但如果元器件選用得當，在多數情況下只會犧牲很少的輸入信號質量，而使CMOS器件免受靜電損傷。

[1]涂延林，馬峰，黃能斌.電子工業靜電防護技術[M].西安：陜西科學技術出版社，1994.

[2]孫延林.電子工業靜電控制技術[M].北京：電子工業出版社，1995.

[3]崔波.半導體器件生產中的靜電與防護[J].半導體技術，2009，34（6）：531-533.CUI Bo.Electrostatic and electrostatic protection in manufacturing of semiconductor devices[J].Semiconductor Technology，2009，34（6）：531-533.

[4]周鎰，屈鵬飛，張博鈞，等.電子產品的防靜電性能改進方法概述[J].現代電信科技，2008，38（11）：64-66.ZHOU Yi，QU Peng-fei，ZHANG Bo-jun，et al.A method for improving the ESD performance of electronic products[J].Modern Science&Technology of Telecommunications，2008，38（11）：64-66.

[5]鮮飛.淺談電子制造過程中的靜電及靜電防護[J].印制電路信息，2008（3）:15-21.XIAN Fei.A brief summary of ESD and ESD protection in electronics assembling[J].Printed Circuit Information，2008（3）:15-21.

[6]宋坤.防靜電技術在電子產品生產中的應用[J].電子工藝技術，2011（3）:181-184.SONG Kun.Application of controlling electro-static discharge to electronic product manufacture[J].Electronics Process Technology，2011（3）:181-184.