不連續(xù)接收與電壓島結(jié)合的省電方法＊

沈愛(ài)國(guó)，李方偉，朱江

（重慶郵電大學(xué)移動(dòng)通信安全研究所, 重慶 400065）

LTE系統(tǒng)采用了高階調(diào)制方式，先進(jìn)的編碼技術(shù)和多天線技術(shù)（MIMO）以及空分多址等技術(shù)[1]。這些技術(shù)提供的上下行傳輸速率很高，但是也增加了移動(dòng)終端復(fù)雜的電路，能量消耗必然加快，限制了用戶(hù)的移動(dòng)性。LTE系統(tǒng)引入DRX方案，其基本思想是終端沒(méi)有數(shù)據(jù)傳輸時(shí)，進(jìn)入睡眠狀態(tài)，關(guān)閉收發(fā)單元以達(dá)到降低終端功耗。LTE系統(tǒng)中DRX模式分IDLE DRX（空閑狀態(tài)下DRX）和RRC-CONNECTED DRX(無(wú)線資源連接下的DRX)兩種[2]。根據(jù)不同的業(yè)務(wù)，對(duì)DRX的參數(shù)進(jìn)行靈活的配置，可以有效的達(dá)到省電的效果，同時(shí)兼顧傳輸?shù)臅r(shí)延。

LTE系統(tǒng)中的終端不僅僅用作話音通信，E-mail和網(wǎng)頁(yè)瀏覽，還有更多先進(jìn)的功能，如在線視頻、3D在線游戲等。為了滿(mǎn)足這些要求，把高性能的應(yīng)用處理器、多媒體處理器和基帶處理器集成在單一的芯片上已經(jīng)成為不可阻擋的趨勢(shì)[3]。LTE終端單芯片的集成化過(guò)程中，還要需要靈活有效的電源管理，基帶處理器還要兼容CDMA的服務(wù)。本文提出了DRX機(jī)制與分層多級(jí)電壓島（HMVIP）相結(jié)合的設(shè)計(jì)方案。根據(jù)DRX的狀態(tài)，合理地劃分電壓島。

1 DRX機(jī)制

LTE系統(tǒng)中終端的上下行資源的調(diào)度與網(wǎng)絡(luò)側(cè)的調(diào)度算法密切相關(guān)。在特定的時(shí)間間隔，跨層網(wǎng)絡(luò)調(diào)度算法允許終端不連續(xù)地監(jiān)聽(tīng)PDCCH（物理專(zhuān)用控制信道），在這基礎(chǔ)上引出DRX機(jī)制。IDLE DRX沒(méi)有無(wú)線資源連接，只是監(jiān)聽(tīng)呼叫信道和廣播信道,只要配置好固定睡眠周期就達(dá)到非連續(xù)接收。如果要監(jiān)聽(tīng)用戶(hù)數(shù)據(jù)信道，就必須轉(zhuǎn)入無(wú)線資源連接狀態(tài)下的DRX。RRCCONNECTED DRX，可以?xún)?yōu)化資源配置，節(jié)約終端功率，終端從空閑轉(zhuǎn)到激活狀態(tài)速度快，本文就是研究無(wú)線資源連接下的DRX。結(jié)合圖1來(lái)理解DRX，必須搞清楚下面要描述的幾個(gè)定時(shí)器與概念。

圖1 DRX模型

On duration timer（τ）：UE每次從DRX睡眠周期醒來(lái)后監(jiān)聽(tīng)PDCCH（物理專(zhuān)用控制信道）的時(shí)間。

Inactivity timer（ti）：UE在醒著時(shí)每次成功解碼HARQ（混合自動(dòng)重傳請(qǐng)求）初始發(fā)送的PDCCH后保持激活的時(shí)間。

DRX retransmission timer：UE預(yù)期接收DL retransmission（下行重傳）的時(shí)間[4]。

一個(gè)DRX周期包括兩個(gè)時(shí)間段。第一個(gè)是On duration time，在該時(shí)間段UE醒來(lái)監(jiān)聽(tīng)PDCCH,等待或接收eNB（演進(jìn)型基站）下行數(shù)據(jù)發(fā)送；第二個(gè)是睡眠時(shí)間段，在該時(shí)間段UE關(guān)閉收發(fā)單元，不監(jiān)聽(tīng)PDCCH。長(zhǎng)短DRX周期和連續(xù)接受之間的轉(zhuǎn)換由eNB中的定時(shí)器（周期配置方法）或命令來(lái)控制。如果DRX-Inactivity timer超時(shí)或者收到eNB控制信息單元，就會(huì)停止監(jiān)聽(tīng)，但是并不停止與重傳相關(guān)的定時(shí)器。此時(shí)立即啟動(dòng)DRX short cycle timer(ts)，使用DRX短周期;如果DRX short cycle timer超時(shí)，那么啟動(dòng)DRX long cycle timer(tL)，使用DRX長(zhǎng)周期。

2 分層多級(jí)電壓島

隨著深亞微米技術(shù)的出現(xiàn)，將成百上千的IP核（Intellectual Property core）集成到一個(gè)系統(tǒng)芯片(SoC)上設(shè)計(jì)已經(jīng)成為可能。芯片功耗也是設(shè)計(jì)考慮的一個(gè)重要問(wèn)題。高功耗不僅使得手持終端的電池壽命減短，也可能導(dǎo)致芯片過(guò)熱而引起的不穩(wěn)定問(wèn)題。手持終端的總功耗包括兩部分：動(dòng)態(tài)和靜態(tài)功耗。它可以表示方程如下：

考慮到DRX機(jī)制，我們認(rèn)為靜態(tài)功耗是指IDLE DRX狀態(tài)下，終端不發(fā)送和接收數(shù)據(jù)所消耗的能量；以及RRC-CONNECTED DRX狀態(tài)下，終端待機(jī)狀態(tài)下等待接收MAC層控制信息時(shí)所消耗的能量。與此同時(shí)，我們需要一個(gè)最小時(shí)鐘開(kāi)關(guān)電路來(lái)保持與eNode B同步，這里的功耗確定為動(dòng)態(tài)功耗；RRC-CONNECTED DRX狀態(tài)下，只有On duration Time消耗的能量確定為動(dòng)態(tài)功耗。因此在DRX過(guò)程中，終端必須同時(shí)降低靜態(tài)和動(dòng)態(tài)功耗，特別是靜態(tài)功耗。

單芯片集成可以有效地降低成本，硬件時(shí)延和動(dòng)態(tài)功耗，但漏電流也會(huì)增加。靜態(tài)功耗現(xiàn)在是許多集成系統(tǒng)設(shè)計(jì)所考慮的問(wèn)題。文獻(xiàn)[5]分層級(jí)聯(lián)功率門(mén)控和分層多級(jí)時(shí)鐘門(mén)控。本文采用DRX和分層多級(jí)電壓島相結(jié)合的設(shè)計(jì)方案，最大限度地減小動(dòng)態(tài)和靜態(tài)功耗。

2.1 電壓島劃分

電壓島設(shè)計(jì)的關(guān)鍵步驟之一是把供電電壓相仿的IP核進(jìn)行分組，集成多個(gè)電壓島。每個(gè)電壓島有一個(gè)以上的IP核組成，并且沒(méi)有功能上的沖突。一般來(lái)說(shuō)，設(shè)計(jì)越多的電壓島，減低功率的效果越明顯，但也會(huì)增加軟件和硬件控制的復(fù)雜性。本文的方案是按功能來(lái)組合IP核，在DRX過(guò)程中盡可能降低電壓島激活個(gè)數(shù)，工藝上盡可能減小總是激活狀態(tài)電壓島的面積。電壓島之間是基于GALS[6]（全局同步，本地異步）的時(shí)鐘準(zhǔn)則。每個(gè)電壓島的劃分如下：

* 電壓島1(VI1)：這個(gè)電壓島包含了采樣速率處理IP核和部分符號(hào)速率處理IP核。這些IP核主要用來(lái)接收物理下行控制信道和物理下行共享行道信息。此外，還包括為終端接收機(jī)前端和外部射頻設(shè)備工作的IP核。在DRX周期中，如果沒(méi)有數(shù)據(jù)接收，該電壓島不工作。

* 電壓島2(VI2)：這個(gè)電壓島包含為終端發(fā)射機(jī)工作采樣速率處理IP核，部分符號(hào)速率處理IP核以及一些為射頻后端接口電路的IP核。在DRX周期中，如果沒(méi)有數(shù)據(jù)發(fā)送，該電壓島不工作。

* 電壓島3(VI3)：這個(gè)電壓島是由FFT/IFFT的IP核，編碼/解碼IP核，一些關(guān)于揚(yáng)聲器的IP核組成。在DRX周期中，如果沒(méi)有數(shù)據(jù)發(fā)送，該電壓島不工作。

* 電壓島4(VI4)：這個(gè)電壓島為微處理器極其子系統(tǒng)，主要包括直接存儲(chǔ)器控制器，外部存儲(chǔ)器控制器，定時(shí)器等。

* 電壓島5(VI5)：這個(gè)電壓島為一個(gè)RAM。這個(gè)RAM主要用來(lái)存儲(chǔ)省電軟件代碼和在空閑時(shí)刻存儲(chǔ)數(shù)據(jù)。

* 電壓島6(VI6)：這個(gè)電壓島由主機(jī)接口IP核和總線IP核組成。這些IP核基于握手協(xié)議來(lái)控制電壓島之間的路由。在DRX周期，該電壓不工作。

* 電壓島7(VI7)：這個(gè)電壓島由一些總線IP核組成。這些總線IP核是與電壓島8(VI8)相連接的。當(dāng)VI8活躍時(shí)，該電壓島就應(yīng)保持工作狀態(tài)。

* 電壓島8(VI8)：這個(gè)電壓島要一直保持激活狀態(tài)來(lái)保持與網(wǎng)絡(luò)同步和控制電源的通斷。

2.2 功率控制

如圖2所示，HMVIP垂直方向上分為4層，每層之間是由電壓島VI6和VI7連接。位于最上層的電壓島VI1、VI2和VI3可以由微處理器單獨(dú)或同時(shí)激活和關(guān)閉。圖2的垂直方向上，在某個(gè)特殊的應(yīng)用場(chǎng)景下，下層中的電壓島從降低功率至關(guān)閉狀態(tài)，與此對(duì)應(yīng)的上層電壓島也要自動(dòng)隨之降低功率至關(guān)閉狀態(tài)。HMVIP能夠順序地按功率高低來(lái)關(guān)閉電壓島，這樣在DRX周期從監(jiān)督狀態(tài)轉(zhuǎn)換到空閑狀態(tài)時(shí)可以有效地避免沖擊電流。例如，在eNB換成中沒(méi)有需要發(fā)送到終端的數(shù)據(jù)，此時(shí)電壓島VI1在InactivityTimer超時(shí)前就應(yīng)關(guān)閉，那么電壓島VI6和VI7要減少與VI1的路由來(lái)降低功率，但不關(guān)閉。HMVIP簡(jiǎn)化了復(fù)雜的功控。

圖2 HMVIP的結(jié)構(gòu)

如表1所示，結(jié)合了DRX，我們定義5個(gè)省電類(lèi)。即使在激活狀態(tài)，我們也可以定義省電類(lèi)。深睡眠狀態(tài)是最優(yōu)的省電類(lèi)。

表1 省電類(lèi)

3 仿真分析

本文電壓島劃分是采用采用65nm低功耗CMOS技術(shù)的ASIC實(shí)現(xiàn)。電壓島的動(dòng)態(tài)功率分布如表2。此表的數(shù)據(jù)測(cè)量結(jié)果來(lái)自如下條件：MIMO模式下，UE接收下行鏈路30～70Mbit/s帶寬。顯然，電壓島VI1、VI3和VI4占據(jù)絕大部分的能量消耗，而VI8能量消耗最少。按照表2能量分布，我們可以比較一下DRX結(jié)合HMVIP和DRX沒(méi)有HMIVP的平均功率。這里我們假設(shè)數(shù)據(jù)到達(dá)服從泊松分布，均值為λ。DRX參數(shù)選擇如下：DRX inactivity timer為10ms, On duration timer為5ms, DRX短周期為50ms, DRX長(zhǎng)周期為 100ms,激活功率為180mW,睡眠功率50mW。不同到達(dá)率λ下的平均功率采用文獻(xiàn)[7]中的公式（9）：

仿真結(jié)果比較，如圖3所示。

從圖3中，我們可以看出隨著數(shù)據(jù)到達(dá)率的增加，平均功率都增加。顯然，采用DRX結(jié)合HMVIP的平均功率要低于單純采用DRX的平均功率。隨著數(shù)據(jù)到達(dá)率的增加，曲線DRX with HMVIP越來(lái)越靠近曲線DRX without HMVIP。這是因?yàn)榈竭_(dá)率的增大，UE 進(jìn)入睡眠的機(jī)會(huì)和時(shí)間都減小，UE的各個(gè)電壓島保持激活的狀態(tài)增多，省電類(lèi)的作用在不斷地減弱。無(wú)論如何，DRX結(jié)合HMVIP的方法可以達(dá)到一個(gè)比較好的省電性能，特別是在低的數(shù)據(jù)到達(dá)率情況下。

表2 能量分布

圖3 仿真結(jié)果比較

4 結(jié)論

本文提出采用不連續(xù)接收機(jī)制(DRX)和LTE單芯片分層多級(jí)電壓島(HMVIP)相結(jié)合的方法。該方法在UE使用過(guò)程中有效降低手機(jī)功率。仿真數(shù)據(jù)表明數(shù)據(jù)表明，在低的數(shù)據(jù)到達(dá)率下，采用該方法UE的功率可以降低大約15%左右。

[1] WIGARD J, KOLDING T, DALSGAARD L,et al. On the user performance of LTE UE power saving schemes with discontinuous reception in LTE[J]. IEEE Communication Workshops, 2009, 18(8):1-5.

[2] 李仁波, 張春業(yè), 寧祥峰. 基于長(zhǎng)期演進(jìn)系統(tǒng)非連續(xù)接收機(jī)制的改進(jìn)方法[J]. 計(jì)算機(jī)應(yīng)用, 2010,30(12):3188-3190.

[3] Toshihiro Hattoriet al. Hierarchical power distribution and power management scheme for a single chip mobile processor Proc Design Automation Conference[C]. 2006 43rd ACM/IEEE, 2006:292-295.

[4] 3GPP RAN. Evolved Universal Terrestrial Radio Access（E-UTRA)Medium Access Control（MAC）Protocol Specification. 3GPP TS 36.321[S].Valbonne:3GPP Organization Partners,2010.

[5] Kim G S, Je Y H. An adjustable power management for optimal power saving in LTE terminal baseband modem[J]. IEEE Transactions on Consumer Electronics, 2009,8(16):1847-1853.

[6] 董文簫, 陳華鋒, 沈海斌. 一種改進(jìn)的GALS異步包裝電路[J].電視技術(shù),2012,36(15):294-298.

[7] 沈愛(ài)國(guó), 李方偉, 朱江. 一種基于LTE系統(tǒng)的不連續(xù)接收方法[J].浙江大學(xué)學(xué)報(bào)理學(xué)版, 2011,38(3):197-201.