3D芯片引爆下一場電子革命

如果你想在郊區辦點事，就得上車開到另一個地方。如果是在市中心的摩天大樓，只要搭電梯。

直通的電梯更高效——半導體行業注意到了這一點，改用3D芯片設計的潮流蔚然成風。晶片堆疊起來，數據從一層傳送到下一層（相當于通過電梯），而不是把晶片放入不同封裝件中，焊到電路板上，通過輸入/輸出端口將數據傳送到其他芯片上（相當于開車穿過郊區）。

Brian Cronquist是總部設在圣何塞的3D芯片技術新興公司3D的副總裁，像他這樣的芯片行業人士表示，3D設計使用了兩塊尺寸為22nm的堆疊晶片，得到的效果（包括減小導線長度、柵尺寸和器件功耗）與改用一塊尺寸為15nm的晶片幾乎一樣。（據英特爾聲稱，22nm晶體管的柵非常小，4000多個柵的寬度才相當于人的一根頭發那么細）。

此外，不用耗資約50億美元改造芯片制造廠來生產尺寸更小的晶片，就能做到這一步。Cronquist估計，進行改造以便生產3D芯片所需的總資本和研發成本將接近2億美元，他援引了總部設在加利福尼亞州米爾皮塔斯的GlobalFoundries的相關數據，GlobalFoundries以前是芯片生產商AMD的制造部門。

Cronquist表示，向上擴展（即堆疊硅片）“現在看起來與向下擴展（即改用尺寸更小的晶片）一樣好。以前，我們通過增加更多的晶體管和更多的金屬層來解決2D方面的問題，但長遠來看這么做的成本非常高。”

英特爾的技術分析師Rob Willoner承認，這個想法可以追溯至幾十年前。而在過去，3D設計通常涉及引線接合方法，即一個封裝件放在另一個封裝件上面，然后將外圍引線接合起來。

另一種方法就是完全去除那些引線，讓互連件直接透過頂層芯片——而不是沿著芯片外圍走，通過硅襯底到達底層芯片，即采用穿透硅通道（TSV）技術。Willoner說：“這就是所謂的3D?！?/p>

走往上堆疊的路子

穿透硅通道實際上是布滿銅線的微型通道，讓電連接可以從圓晶底部一直往上通到頂層電路。加州洛斯阿爾托斯Eda2asic咨詢公司的總裁Herbert Reiter指出，計算機行業希望穿透硅通道的直徑不超過5微米，那樣芯片上可以為許多穿透硅通道留出地方，不會致使納米級晶體管小得帶來連接問題。

采用標準的生產方法，微型通道的孔徑比為10：1。所以若是5微米的穿透硅通道，硅圓晶就需要50微米厚。

Reiter補充說，類似的穿透硅通道已經應用于圖像傳感器的大規模生產，但是那些穿透硅通道的直徑通常是20微米至50微米。他表示，自己見過直徑僅為2微米的穿透硅通道，還聽說有的實驗室在研制直徑僅1微米的穿透硅通道。

如果采用今天的技術，“我們能生產出50微米厚的圓晶來，”他強調?！叭绾翁幚磉@些圓晶是個挑戰，但是它們具有的優點很吸引人?！?/p>

Reiter指出，由于晶體通過穿透硅通道相互直接連接，器件之間的互連件現在的長度是數微米，而不是數毫米，因而將信號延遲縮短了幾個數量級，因為1微米是1/1000毫米。另外，不再需要用于芯片外輸入/輸出的緩沖器和中繼器電路——這是個優點，因為這類電路的功耗常常占到芯片總功耗的20%至40%。

Reiter表示，研制功耗比2D芯片低50%的3D芯片是一個“絕對可以實現”的目標。

除此之外，借助3D芯片技術，“有望在最后一刻把模擬器件、動態隨機存取存儲器（DRAM）和邏輯器件組合起來，將不同的金屬層混合搭配，在設計周期的后期階段改變最終產品的功能，而成本相當低”Sitaram Arkalgud說，他是位于紐約州奧爾巴尼的半導體行業聯盟Sematech的互連件部門主管。

業界廣泛認為，這項技術的一項潛在用途就是將內存做在處理器上面。這有望加快訪問內存的速度，并減小電路占用的面積。

Sesh Ramaswami是應用材料公司（Applied Materials）負責戰略的高級主管，這家總部設在加州森尼韋爾的公司為半導體制造行業提供配套設備和服務。他表示，700微米的高度限制在移動設備市場很常見；加上塑料封裝和焊接點的突起，這將為邏輯電路層和四個內存層留出地方。

在臺式機方面，多核處理器訪問芯片外面的內存時，面臨嚴重的延遲問題。Reiter指出：“但如果內存堆疊在處理器上面，內存離處理器僅50微米之遙?！彼a充說，同樣很容易采用舊技術來生產內存，可以使用尺寸較大、但成本較低的尺寸，以降低生產成本。

由于種種潛在的優點，“在短短的近6至12個月間，我發現發展勢頭強勁，因為就中低產量而言，3D技術比改用更小的特征尺寸有望經濟高效得多，”Reiter說。

2013年形勢大好

展望未來，Sematech的Arkalgud預測，第一代量產的3D器件會在2013年推出。他表示，這將“引發擴展工藝和堆疊工藝的競爭，因為廠商在更多產品中使用這兩種工藝?！睌U展工藝是指添加更多更小的穿透硅通道，堆疊工藝則指添加更多的層。

他補充說：“四五年后，這場競爭才會分出勝負。展望未來，我們會采用堆疊工藝生產更多的器件，比如光學互連件、傳感器和微機電系統。這項技術不是漸進性的，絕對是革命性的?！?/p>

應用材料公司的Ramaswami也預計會在2013年實現量產，不過他提醒：供應鏈方面有更多工作要做。說到業界的準備就緒程度，他給厚圓晶加工方面打了A，給薄圓晶加工方面打了B，給組裝和測試方面打了B-。

Ramaswami解釋，厚圓晶加工的關鍵是生產可靠的穿透硅通道。“你需要打好孔，然后添加氧化物襯墊，再添加金屬晶種，最后還要填平補齊。為了做好填平補齊部分，前三個步驟必須很到位。我們花了兩年半的時間讓所有五個步驟都可靠、成本合理?！?/p>

他解釋，要堆疊的圓晶必須是50微米薄，這就需要薄圓晶加工。厚圓晶必須焊接到載體上，削薄后再脫焊，必要的加工技術需要進一步完善。不過，他預計2012年春天之前就能準備到位。

至于組裝和測試，已經開展了這方面的一些工作，“但除非更多的硅片在生產中，否則無法在后期階段做許多工作。”

Ramaswami估計，額外的加工為圓晶的成本可能添加100至150美元，今天圓晶的總成本約3000至5000美元，但每塊圓晶可以切割成幾千塊晶片。他指出：“成本增加不多，但廠家不想增加任何成本?！彼硎荆~外的成本限制了其在移動電子產品、高性能計算和圖像傳感器等市場之外的接受程度。

他表示，至于成品率，這方面還沒有太多數據，因為產量還是很低。他預測：“與其他技術一樣，成品率開始會很低，但會不斷提高?！彼a充說，成品率達到90%至95%后才被認為是成功的。

Arkalgud同意這個看法，說：“我們仍有好多工作要做，尤其是需要在芯片晶片布局、尺寸和引腳圖等方面確定標準。現在有許多問題，但我不覺得哪個是不可逾越的障礙?！?/p>

另一種替代技術：2.5D

雖然3D支持者在倒計時迎接2013年，但是這項技術的一個變種已經投入生產，尤其是在圣何塞的半導體公司賽靈思（Xilinx）。這項技術名為2.5D，其原理是將一種名為中介層（interposer）的無源層堆疊到晶片上面。然后，像鋪瓷磚那樣將較小的晶片鋪在中介層上面，而不是直接互相堆疊。中介層含有穿透硅通道以及將頂層晶片與底層晶片連接的線路。

據賽靈思的文檔介紹，使用極小的“微突起”連接器，中介層可以在芯片內進行成千上萬個短小的連接，因而允許千比特寬的輸入/輸出，提升吞吐量，不需要更高的時鐘頻率。

賽靈思副總裁Liam Madden指出：“甚至在一年前，2.5D技術還被認為是一項過渡技術；而現在，它被認為是一項成形技術。”

Madden表示，3D存在、但使2.5D更吸引人的問題包括：散熱以及穿透硅通道里面的銅線引起的干擾。

Madden說：“這些問題可以克服——我認為，3D最終會成為很平常的技術。”他表示，一個不大明顯的問題是，芯片制造廠之所以不想把穿透硅通道用到最新的技術中，是原因可能不兼容?！白屧瓉淼木w管正常工作夠難了，而引入繼電器的緩動銅套（copper slug）帶來了更大的難度。所以，如果你希望2.5D或3D堆疊結構中的底部晶片使用最先進技術，還得再等一兩年”，讓它們有時間添加穿透硅通道。

使用2.5D技術得以“制造出比我們平常用單單一塊硅片所能制造的大得多的器件，”Madden說?！盀榱松a最大的器件，我們使用四塊不同的晶片，它們用中介層互連起來?！彼硎?，使用四塊獨立晶片比使用一塊大晶片更容易獲得可以接受的成品率。

Madden說：“這項技術的第二種應用是，我們可以把幾代不同的晶片集成到同一個中介層上，那樣我們就能優化這項技術?！彼忉?，賽靈思 “不會把英特爾處理器”互相堆疊起來，補充說“這個問題是無法解決的”，因為需要成百上千個連接器引腳。但是賽靈思會把動態隨機存取存儲器做到處理器上。

菲尼克斯城半導體研究公司的分析師Rich Wawrzyniak也表示：“2.5D技術優點多多。”一個優點是，制造商制造的中介層沒必要做到與系統中其他集式電路是同一技術層面。制造商可以制造20nm的有源硅和65nm的中介層，因而節省成本、獲得更高的成品率。

Wawrzyniak 補充說：“2.5D技術會成功嗎？這歸結為成本和成品率。成品率應該不成問題；我覺得，只要沒必要制造尺寸與有源硅一樣大的中介層，成本不會是個重大因素。”

與此同時，自1965年以來，半導體行業一直通常遵循摩爾定律（以英特爾前高管戈登?摩爾命名）；該定律認為，芯片的性能每兩年就預計會翻番。Madden表示，2.5D和3D并沒有遵循摩爾定律，而是超越了它。

他說：“摩爾定律適用于單片硅，其發展曲線圖呈現自己的曲線?，F在我們可以跳到新的曲線，出現小步增長，然后梯度曲線更陡了?！?/p>

另外的3D

雖然2.5D和 3D技術是指對硅晶片采用新的封裝技術，但是英特爾在5月宣布其芯片中的晶體管采用了名為三柵極（Tri-Gate）的3D技術。三柵極是指從硅襯底垂直豎起的薄薄的硅鰭狀物，鰭狀物兩側以及頂部都有柵。相比之下，傳統晶體管只在上方有一個柵。

Willoner這樣描述布局：“把一只手的五個手指轉向一邊，把另一只手的五個手指卷起來，然后把它們蓋到第一只手的上面?！彼忉?，在這種布局中，“晶體管的切換速度更快，功耗更低。”

他表示，改變晶體管狀態所需的功耗其實可以減少一半，甚至更多。他補充說，待機功耗（晶體管沒有實際處理任務時損耗的功率）可以減少一個數量級。

Willoner強調：“性能的提升取決代晶體管的工作電壓。”他表示，低電壓晶體管可以將性能最多提升37%。這點很重要，因為低電壓器件是更適合手持設備的器件；而對手持設備來說，低功耗很重要。在較高電壓下，Willoner表示他們發現性能提升了18%。他定義的低功率是指0.7伏上下，較高功率是指1伏上下。

他補充說，使用3D晶體管使制造成本增加了2%至3%。

英特爾預計會在今年年底之前開始銷售使用三柵極技術的器件。他指出，這些器件將采用即將推出的22nm尺寸，目前的英特爾器件采用32nm尺寸。

至于晶體管層面之外的3D，“我們英特爾在研究可行性，但還沒有宣布任何產品，”Willoner補充說?！拔覀儫o疑有這個能力，但是所有新技術都有其優缺點，尤其是成本這個缺點。但是我贊同3D最終會成為很平常的技術這一觀點?！?/p>

至于IBM，發言人表示該公司正在探究3D芯片技術，已開發出了所謂的賽道非易失性內存晶體管，采用垂直的U形納米導線，這種晶體管預計會在五到七年內進入市場。他表示，IBM試驗的水冷芯片同樣用到了3D芯片布局。

綜觀整個行業，推動3D技術發展的動因不會消失。加州埃爾塞貢多IHS iSupply市場調研公司的分析師Jordan Selburn說：“電子產品領域過去是追求尺寸更小、速度更快、成本更低——任選兩個。而現在，追求尺寸更小、速度更快、成本更低、性能更好——四個可以全選。如果能夠搞好3D芯片，它們能讓你同時做到這四個?！?/p>

http://www.cw.com.hk/content/3d-chips-next-electronics-revolution