數字ASIC設計流程

摘要：由于數字集成電路的設計過程中，本論文介紹了深亞微米數字集成電路自動化設計流程。該流程以單元庫的設計為基準，從系統行為級的設計開始，經過系統行為級的功能設計、設計綜合、綜合仿真，布局布線，以及流程末端的版圖后仿真，生成最后的版圖設計文件GDSII，將該文件打包給廠商即可以進行流片生產。

關鍵詞：ASIC；設計流程；數字集成電路

中圖分類號：TN742 文獻標識碼：A 文章編號：1674-7712 (2012) 16-0028-02

進入21世紀以后，通信技術的發展與人民生活需求的不斷增長，導致集成電路的需求出現井噴式的增長。集成電路分為專用集成電路和通用集成電路。相比通用集成電路，專用集成電路面向特定用戶，品種多，批量少，需求設計和生產周期短，同時功耗更低，重量更輕，體積更小，性能更好，成本更低等優點。因此涌現出來一大批數字集成電路（簡稱ASIC）設計公司。其中，北京的微電子集成產業園和上海的張江微電子園集中了國內很多的芯片設計（簡稱IC設計）公司和國外頂尖IC設計公司駐中國研發部。而專用集成電路是現在集成電路設計的研究熱點。包含有數字集成電路（簡稱ASIC）設計、模擬ASIC設計、數模混合ASIC設計、射頻ASIC設計等類型。本論文研究集成電路中最為廣泛的數字ASIC設計。ASIC設計過程總共分為5個階段，分別為：項目策劃、總體設計、詳細設計與可測性設計、時序驗證與版圖設計、流片與整理。這5個階段以文檔的遞交作為完成階段性完成任務的分界點。本論文也將以此5個階段為主線進行研究和討論。

一、項目策劃

在集成電路設計的第一個階段是項目策劃。這就需要開發團隊在正式進入是實質性研發階段之前，需要對該產品潛在的市場需求進行調研。根據調研的結果，做出可行性報告。將此可行性報告提交市場和研發部門進行論證，討論該產品研發的正確性與否。如果可行，則寫項目任務書，用以給出明確的產品性能的大致說明，項目進度、研發周期管理等的。

二、總體設計

第二階段是總體設計。總體設計階段的主要任務是：認真分析市場的需求，確定設計對象以及設計目標。在原先第一階段給出的項目任務書的基礎上，進一步充實芯片的功能確定，內外部性能的要求，芯片驗收的參數指標。同時要積極組織各方面的人員論證各種實現可行的系統實現方案，選擇最佳的實現方案，敲定最終的系統實現方案，以及加工工程，工藝水平。在系統實現方案完成之后，需要是使用仿真軟件進行系統設計，并進行仿真，進行可行性驗證。通過仿真結果，來初步估計產品的最終性能。這一階段所做的工作，最終以系統規范化說明書為任務完成的標準。在系統規范化說明書中，主要包含有晶片面積的估計；．產品研發預算估計；初始的產品系統結構設計；風險分析；設立產品的目標、可行性和里程碑；設計路線和開發工具的選定。其中需要指出的是進行系統設計以及系統仿真的可行性分析。可行性分析是第二階段最重要的一個環節，它是對該項目的利潤模型、開發周期和風險性的分析。一方面，該ASIC開發項目的最終產品是替代目前的一個成功產品，則成本降低與功能增強是項目最突出的任務。另一方面，該ASIC開發項目旨在開辟新的市場或者替代目前尚未成功的產品，研發時間將是項目中首先關心的文圖。由于項目的研發策略會對整個項目的結構設計、開發等產生巨大的影響，項目規劃者需要根據項目的具體情況在正式研發階段開始之前對項目的這些驅動因素進行歸納分析，以制定項目的研發策略。

三、詳細設計與可測性設計

數字研發流程走到此，如果前面的任務全部走完，那么研發將進入實質性的開發階段。這一個過程又拆分為如下的模塊：

（一）頂層模塊劃分

頂層設計是一個富有創造性的階段，在這個階段，要定義產品的頂層架構。許多經典的工程折中問題都需要在這個階段做出決定。產品的開銷、設計的開銷、產品上市時間、資源需求和風險之間的對比也是頂層結構設計過程中的一部分。這個階段中的創造性思維對于產品的成功有著極大的影響。創造性可以體現在產品的創意、頂層架構設計創意和設計流程的創意等方面。這個階段的工作主要由少數具有結構設計和系統設計才能的高級工程師參與。這一階段的具體任務是：討論幾個頂層結構備選項；分析這幾個頂層結構選項——需要考慮技術靈活性、資源需求及開發周期等；完成頂層結構設計說明；確定關鍵的模塊(如果需要，這些模塊可以盡早開始)；確定需要使用的第三方IP模塊；選擇開發組成員；確定新的工具；確定開發路線/流程；討論風險；預估硅片面積、輸入輸出引腳、開銷和功耗等。這個階段需要遞交的文檔則是這個階段需要遞交的文檔：結構設計文檔與ASIC開發計劃文檔。在結構設計文檔中，設計者需要清楚地描述電路板、軟件和ASIC的劃分。通常ASIC作為系統中的一個重要部分，它的功能需要在頂層結構設計說明中詳細的描述。ASIC開發計劃：這個計劃必須經過項目管理人員的驗收通過。同時，還需要完成設計線路描述文檔。這個文檔要再次定義項目開發中所需要的工具、技術和方法。

（二）模塊級詳細設計

模塊級詳細設計，顧名思義，則是將頂層結構合理地劃分成一些更小的模塊。各個小設計模塊間需認真細致的合理劃分。劃分著需要確定功能功能，模塊與模塊之間的聯系等等。為了明了給對方展示劃分結果，ASIC的層次化結構一般以圖示方式表示。

本階段的任務分別為：將頂層架構分解成更小的模塊；定義模塊的功能和接口；回顧上一階段完成的初始項目開發計劃和頂層結構設計文檔；風險進一步分析；開發規范(代碼編寫風格，開發環境的目錄結構）；檢查芯片設計規則(晶片溫度，封裝，引腳，供電等)；還需要做的工作是重新估計芯片的門數。本階段輸出的則是各個模塊的設計文檔，以及準確的項目研發計劃。同時，從該階段開始，需要設計人員將ASIC的生產商必須確定下來。項目管理者必須與ASIC生產商建立例會制度，在這些例會中需要討論ASIC的結構和設計路線。因為ASIC生產商有他們的一套生產流程和他們自己的技術特點，設計也需要遵循他們的設計規則。以免設計走不必要的彎路，耽誤設計進度。

（三）模塊實現

模塊設計階段，則是以文檔引導設計。主要任務為：模塊及設計、編碼、測試和綜合；芯片級的測試環境設計、編碼和測試；給出一個更準確的芯片面積估計。在這個階段，編碼的測試一般使用VCS或者是modelsim軟件。代碼綜合使用的綜合器包括Synopsys公司的DesignCompiler或者SynplifyPro，Candence公司的BuilderGates等。這個階段輸出所有的模塊設計、代碼和模塊織的測試；初始的模塊級綜合；最終決定的芯片引腳。

（四）系統仿真，綜合和版圖設計前門級仿真階段

該階段的主要任務是：撰寫系統測試文檔；編寫測試偽代碼；進行RTL（硬件描述語言）級與門級仿真；記錄跟蹤問題的解決過程，如可能，使用錯誤自動報告系統進行錯誤的反饋和修改；檢查芯片設計是否滿足設計規范；開始撰寫芯片的使用指南；自行編寫綜合腳本，進行設計綜合(這個時候就需要掌握TCL腳本的簡單寫法)；依據芯片特性，大致畫出芯片內模塊擺放的方法成功地完成第這個階段輸出的條目如下：驗收過的系統仿真；所有的RTL級仿真和門級仿真完成及測試報告；綜合后的網表。

四、時序驗證和版圖設計

ASIC設計的第四部分是時序驗證和版圖設計。這個階段是通過時序分析來指導版圖設計。主要的流程如圖1所示。

這個階段需要多次進行預布局布線，從整個電路中提取出所有時序路徑并計算信號沿在路徑上的延遲傳播，進而找出違背時序約束的錯誤(主要是SetupTime和HoldTime)，這些信息添加進入下一輪布局布線方案，盡最大可能的合理布局布線，通過一次次的仿真確定最終的版圖信息，并將最終版布局布線之后的版圖進行后仿真。這些工作進行完畢以后需要輸出物理設計與設計驗證兩個文檔。物理設計(PhysicalDesign)是VLSI設計中最消耗時間的一步.他的工作是將電路設計中的每一個元器件（包括電阻、電容、晶體管、電感等）以及這些元器件之間的連線轉換成集成電路制造所需要的版圖信。而在版圖設

計完成以后，非常重要的一步工作是版圖驗證。版圖驗證主要包括有設計規則檢查(DRC)，版圖的電路提取(NE)，電學規則檢查(ERC)和寄生參數提取(PE)。對版圖進行布局與布線不僅不要豐富的專業知識，同時更需要很多模擬電子以及布線的經驗。布局布線使用的工具一般為SocEncounter。SOCEncounter采用層次化設計功能將芯片分割成多個小塊，以便單獨進行設計，再重新進行組裝。SOCEncounter首先讀入RTL或門級網表，并快速構建可準確代表最終芯片（包括時序、布線、芯片大小，功耗和信號完整性）的芯片“虛擬原型”。通過使用物理虛擬原型功能，設計師可以快速驗證物理可行性并在邏輯上進行必要更改。在布局布線的時候，需要首先指定IO，電源和地的布置，制定平面布置、插入時鐘樹等工作之后，才可以進行開始使用工具進行自動的布局布線。最后得到的布局布線的結果仍然需要手工調整，才可以得到合理的設計版圖。

五、流片與整理階段

數字集成電路設計的最后階段為流片與整理階段。在完成版圖設計之后的仿真和綜合之后，網表被送去生產。生產簽字文檔將作為設計者和生產廠商之間的ASIC生產簽字的根據。這個文檔清楚地描述了網表的版本號、ASIC生產商所需要的測試向量、質量意向和商業上的問題等。簽字之前，ASIC生產廠商需要仔細檢查設計者提供的網表文件、版圖設計結果和測試向量。通常ASIC生產廠商要求測試向量在簽字之前是經過仿真的，這是一個比較長的過程。在樣片返回設計公司以后，仍然需要測試芯片；用錯誤報告數據庫跟蹤測試中出現的錯誤；分析失敗的測試例；對ASIC中出現的錯誤進行定位；針對ASIC中出現的錯誤，確定在網表中的改動；評估芯片的工作電壓范圍和溫度范圍(環境測試)；進行與其他已有產品的互通性測試。確保生產的集成電路達到最初規定的性能與設計指標。

綜上所述，由于底層工藝技術的不斷變化，以及新工具廠商的出現，ASIC設計流程會出現一些流程上的調整，這個流程也不是一層不變。本論文所講述的是現在各個IC設計公司通用的設計流程。

參考文獻：

[1]我國數字頻率合成芯片獲突破性進展.http://www. chinamaterials.net/news_show.asp.

[2]任艷穎，王彬.IC設計基礎[M].西安：西安電子科技大學出版社，2003.

[3]鄒雪城，鄒志革，劉政林.VLSI設計方法與項目實施[M].北京:科學出版社，2007，116-215.