一種超低功耗\\容錯的靜態隨機存儲器設計
2012-04-12 00:00:00吳璇陳立楊晉生肖謐
現代電子技術 2012年8期
摘 要：為了減輕輻射環境中靜態隨機存儲器(SRAM)受單粒子翻轉（SEU）的影響以及解決低功耗和穩定性的問題，采用TSMC 90 nm工藝，設計了一款可應用于輻射環境中的超低功耗容錯靜態隨機存儲器。該SRAM基于雙互鎖存儲單元（DICE）結構，以同步邏輯實現并具有1 KB(1 K×8 b)的容量，每根位線上有128個標準存儲單元，同時具有抗SEU特性，提高并保持了SRAM在亞閾值狀態下的低功耗以及工作的穩定性。介紹了這種SRAM存儲單元的電路設計及其功能仿真，當電源電壓VDD為0.3 V時，該SRAM工作頻率最大可達到2.7 MHz，此時功耗僅為0.35 μW；而當VDD為1 V時，最大工作頻率為58.2 MHz，功耗為83.22 μW。
關鍵詞：靜態隨機存儲器; 雙互鎖存儲單元; 單粒子翻轉； 電路設計
