基于MPC92433的高頻時鐘電路的設計

白長河，劉大成

（92785部隊河北秦皇島066200）

時鐘信號是任何數字電路設計的基礎，而時鐘源是雷達、通信、測試儀器等電子系統實現高性能指標的關鍵，很多電子設備和系統功能的實現都直接依賴于高性能的時鐘源。文中選擇時鐘合成器MPC92433+FPGA的方式設計高頻時鐘源，實現了4路LVDS（Low Voltage Differential Signals）電平信號輸出。

MPC92433是一款高性能時鐘合成源，它是3.3 V兼容、PLL針對性的時鐘合成器，輸出LVPECL電平標準差分信號的頻率范圍為42.50～1 468 MHz，最大時鐘抖動為10 ps/1 GHz，同時具有芯片體積小、功耗低等優點，因此可以很容易地實現高頻時鐘信號的合成。

FPGA選擇Xilinx公司的Spartan系列中的XC2S200E芯片，它可以提供最多15 552個邏輯單元，最多達到600 000個系列邏輯門，具有分布式的RAM和BLOCKRAM，最多可達514個I/O，支持19種標準，其中還包括LVDS、HSTL、PCI等功能，系統時鐘頻率達200 MHz，可以極大地滿足設計的要求。部晶振的頻率基準，一個LMCOMS兼容的時鐘信號用來作為PLL參考信號。內部晶體振蕩器被分頻后與PLL相乘，VCO（航向控制振蕩器）內部PLL動態范圍為1 360～2 850 MHz，其輸出通過I2C（Inter Integrated Circuit）或并口配置。晶體振蕩器頻率fXTAL、PLL預分頻器P、反饋分頻器M和PLL后分頻器N共同決定輸出頻率。PLL反饋通道是內部的，分頻器N通過I2C或并口配置可提供7種比例配置（2，4，6，8，12，16，32），同時它具有擴展性，可提供50 Ω占空比。高頻輸出端QA和QB輸出差分信號，并且QB可以配置為運行在任何1x或1/2x的時鐘頻率或QA輸出。

1 MPC92433介紹

1.1 主要性能特點

兩路差分LVPECL兼容的高頻率輸出；輸出頻率通過2-wireI2C總線或并行接口編程；LVCMOS兼容的參考時鐘輸入；兩路LVCMOS兼容控制輸入；兩路輸出同步時鐘停止功能；完全集成PLL。

1.2 結構說明

圖1 MPC92433邏輯單元框圖Fig.1 MPC92433 generic logic diagram

MPC92433邏輯結構如圖1所示。外部晶體作為芯片內

芯片有串行和并行兩種配置接口。并行接口的目的是直接通過硬件配置PLL沒有分隔的引腳，但是它不支持對PLL的讀操作，而串行接口是一個I2C模式接口，允許進行讀/寫操作。在本設計中，采用串行接口模式，寄存器讀/寫操作通過芯片的數據配置接口SDA和時鐘配置接口SCL實現，芯片工作在主從模式下。

2 串行IC接口模式

MPC92433的時序邏輯如圖2所示。

圖2 MPC92433時序邏輯圖Fig.2 MPC92433 start-up using interface

當對MPC92433加電后，令PLOAD=1，CLK_STOPx=L，其他并行接口管腳M[9：0]、NA[2：0]和P都是開路狀態。當MR處于上升沿時，PLL開始默認的配置，這種初始配置可以在任何時候通過串行接口被重新編程控制。

3 硬件電路設計

3.1 設計原理

FPGA通過E2PROM加載控制程序后，MPC92433根據寫入的程序對相應管腳進行邏輯配置，輸出所需要的時鐘信號。因為MPC92433輸出的是兩路差分LVPECL電平信號，通過扇出模塊差分出4對LVDS（Low Voltage Differential Signals）電平信號。電路原理[4-5]框圖如圖3所示。

圖3 高頻時鐘產生電路原理圖Fig.3 High frequency clock circuit principle

電路主要包括4部分：FPGA模塊、時鐘模塊、扇出模塊和總線模塊。FPGA模塊主要實現程序及相關參數加載功能；時鐘模塊通過對時鐘芯片的配置實現高頻時鐘的生成；扇出模塊實現差分信號由1路LVPECL電平信號扇出4路LVDS信號的功能；總線模塊實現對電路的讀寫功能。

3.2 電路設計

要得到高頻時鐘信號，主要是實現FPGA對時鐘芯片的控制，即通過FPGA的I/O接口實現對MPC92433芯片的管腳邏輯定義。MPC92433芯片主要功能引腳等分別與FPGA連接，接口模式為模式。

FPGA加載成功后，控制MPC92433芯片輸出高頻時鐘信號，差分信號通過雙芯LEMO傳輸到扇出電路形成1：4的LVDS信號。輸出的LVDS信號到達接收端時，通常要求接收端具有很高的阻抗。在終端匹配大電阻可以使電流大部分流過電阻，當輸入信號翻轉時，改變經過電阻的電流方向，可以實現邏輯“0”和“1”的狀態互換。為了提高抗噪聲效果，差分信號之間用75 Ω電阻串聯。

4 結束語

系統經過測試，可以滿足輸出1 GHz的高頻時鐘信號，同時由于MPC92433是可程控的，因此可以在原有電路上進行改進，使得電路輸出更高頻率的時鐘信號。

電路中差分的電平信號是LVDS和LVPEL兩種，要滿足信號完整性和較強的抗干擾能力，除了要使負載和信號線的阻抗相匹配之外，在設計中還要盡量避免阻抗不匹配的環節出現，對于差分信號線還應該注意以下幾點：1）差分線離開器件引腳后，要盡量相互靠近，以確保耦合到信號線的噪聲為共模噪聲；2）信號線的長度應該匹配，不然會引起信號扭曲和電磁干擾；3）不可以僅僅依靠軟件的自動布線功能，要根據實際情況仔細修改差分線的阻抗匹配和隔離；4）盡量減少過孔的使用，避免其他一些引起阻抗不連續的因素；5）信號線在不同的信號層時，要注意調整差分線的寬度和間距，避免因介質改變引起的阻抗不連續。

[1] Freescale Semiconductor Inc.MPC92433 Data Sheet[EB/OL].http://www.soiseek.cn/FREESCALE/MPC92433.pdf

[2] Xilinx Inc.XC2S200E Data Sheet[EB/OL].http://www.alldatasheet.com/XC2S200E.pdf

[3] 孫蕓華，顏永紅.基于FPGA的高頻時鐘電路設計[J].核電子學與探測技術，2008（7）:809-812.SUN Yun-hua，YAN Yong-hong.Designed high frequency clock circuit based on FPGA[J].Nuclear Electronics Detection Technology，2008（7）:809-812.

[4] 薛曉軍，許江淳.基于FPGA的數字時鐘的設計[J].云南大學學報，2009，31（S2）:43-45.XUE Xiao-jun，XU Jiang-chun.Designed figure clock circuit based on FPGA[J].Journal of Yunnan University，2009，31（S2）:43-45.

[5] 楊義，呂英杰.基于FPGA的高頻時鐘的分頻和分配設計[J].電子設計工程，2004（1）:11-13.YANG Yi，LV Ying-jie.The design of high frequency clock division and fan-out with FPGA[J].Electronic Design Engineering，2004（1）:11-13.

[6] 吳銀標，謝華.基于AD9854的DDS+PLL的時鐘源設計[J].電子測量技術，2011（8）:24-26.WU Yin-biao，XIE Hua.DDS+PLL design of clock source based on AD9854[J].Electronic Measurement Technology，2011（8）:24-26.