基于FPGA的SPWM路燈節能系統的設計

李雪莉，周 亮，韓義江

(泰山學院物理與電子工程學院，山東泰安 271021)

面對地球生態環境日益惡化、資源日益短缺的現實，當今世界各國政府采取了很多政策和措施，大力扶持和發展節能環保產業.據統計，照明消耗約占整個電力消耗的20%左右，降低照明用電是節省能源的重要途徑.

根據人類視覺對光線適應的理論，人眼對亮度的感覺與光強的關系不是線性關系，而是一種對數關系，大體是光強降低10%，而人的視覺感覺僅降低1%，因此適當降低光強并不影響人的視覺;從道路照明的需求來分析，從黃昏到凌晨，我國城市中道路上人流量和車流量會隨時間而逐漸地降低，因此照明的需求也會逐漸降低，而零點左右會顯著降低，所以如果道路照明強度能夠隨著人流量的降低適當降低，就能節約一部分電能.就目前來看，由于在夜晚用電低谷時段，供電電壓升高，路燈照明系統消耗的電能反而更高.所以在夜間適當控制照明用電的電壓是節約電能的有效方法.本文所設計的控制系統是根據人的視覺特點，使用FPGA芯片設計一個SPWM波生成器，驅動IGBT逆變器，使其輸出電壓以一個較小的步進值緩慢降低，直至最低工作電壓工作，達到降低功耗的目的，其關鍵部分是SPWM部分的設計.

采用正弦波調制三角載波的方法可以產生SPWM脈沖，三角載波、正弦調制波和比較邏輯等采用DSP技術實現，實現原理如圖1所示.

1 工作原理

SPWM調制的基本思想是PWM波形的脈沖寬度按正弦規律變化，這樣可以抑制IGBT輸出電壓中的低次諧波分量，使輸出電壓為含有高頻調制信號的近似正弦的交變電壓.其原理如圖2所示.

正統波的形成應用DDS技術，DDS是直接數字式頻率合成器，與傳統的頻率合成器相比，它具有低成本、低功耗、高分辨率和快速轉換時間等優點.DDS基本原理如圖3所示，首先對一個周期的正弦波做1024點離散采樣，采樣信息按時間順序存儲到FPGA的ROM中，形成一個正弦值表，正弦波中0～2π的每一個相位點對應著正弦值表中的一個值.DDS的主要部分是相位累加器，由一個N位相位寄存器和一個累加器組成，其中頻率控制字決定DDS輸出正弦波的頻率，相位控制字決定DDS輸出正弦波的相位，每輸入一個時鐘脈沖，相位寄存器的值增加一個步長值，將相位寄存器的值與相位控制字的值相加，可以得到正弦值表的存儲地址，相位累加器的值為線性相位相加，當相位累加器加滿時會溢出清零，完成了正弦值表的一個取值周期，使用正弦值表可以很容易的把輸入的地址信息轉換成正弦波幅度信號，正弦信號經過數模轉換和低通濾波后，得到頻譜純凈的正弦波.

令fout為輸出信號對應的頻率，θ為正弦信號的相位，每個時鐘周期的相位增量用量化值B△θ表示，DDS的輸出正弦波頻率為

用VHDL編程生成頻率可調的三角波，頻率為正弦波的N倍，在VHDL編程中用可逆計數器對系統時鐘進行計數.計數器進行加法，從0加到255，然后進行減法從255到0，從而得到三角波波形.三角波峰的峰值為255.在VHDL語言中對上述過程作一個循環，就可以得到一個完整的三角波波形.

產生三角波的VHDL程序如下:

三角波Quartus II9.0和Model Sim聯合仿真波形如圖4所示.

圖4 三角波ModelSim仿真波形

產生的三角波與同一時刻的正弦波使用比較控制電路做幅值比較，形成一路SPWM序列信號(xl，xh)，用于控制電路的上下橋臂的開關.理論上，這兩路信號是完全互補的.然而，由于功率器件開通和關斷時間不完全相等，一般器件的關斷時間實際上要比導通時間長.因此，為了保護IGBT，設計了死區模塊，以確保相應的開關管適時截止，防止上下橋臂同時導通而燒毀器件，給上下橋臂功率器件提供一個脈沖延時.

脈沖延時是通過上升沿實現的，延時時間的實現主要通過一個10位的加減計數器來實現.設死區時間為max，延時計數器計數規則如下:

(1)當輸入為0時，若計數值等于0，則計數值保持不變;否則，作減1計數;

(2)當輸入為1時，若計數值等于max，則計數值保持不變;否則，作加1計數;

(3)當輸入為1且死區計數器數值為max時，xl=0，xh=1，上橋臂導通;

(4)當輸入為0且死區計數器數值為0時，xl=l，xh=0，下橋臂導通;

(5)當死區計數器數值在0～max之間時，xl=0，xh=0，上下橋臂均截止，形成死區.

2 仿真結果

根據需要，設置時鐘、分頻、死區時間等的值.對設計進行仿真，設定三角波頻率和正弦波頻率，得到的三相六路SPWM波形，三相彼此相位互差應為120°.仿真結果如圖5所示，從圖中可以看到，系統輸出的三相SPWM波形彼此之間的相位差為120°，能夠保證六路數據嚴格按照相位相互滯后的順序輸出，達到了本設計的預期目的.

3 結束語

本設計使用高速、易編程的FPGA器件，應用DDS技術，完成了一個SPWM控制器，用硬件描述語言以及圖形輸入完成了整個功能模塊的全部設計工作，為SPWM波形生成提供了一條快速實現的途徑.本設計不僅可用于路燈的節能方面，如果改變輸入時鐘的頻率以及相應的載波頻率，以此電路為核心，配合相應的外部保護電路與其它邏輯控制電路，可以應用于其他逆變系統中.

圖5 仿真結果

［1］潘松，黃繼業.EDA技術使用教程(第三版)［M］.北京:科學出版社，2006.

［2］羅朝霞，高書莉.CPLD/FPGA設計及應用(第一版)［M］.北京:人民郵電出版社，2007.

［3］姜宇柏.MAX+PLUS和Quartus II應用與開發與技巧(第一版)［M］.北京:機械工業出版社，2007.

［4］鄭亞民，董曉舟.可編程邏輯器件開發軟件QUARTUS II［M］.北京:國防工業出版社，2006.

［5］張慶玲，楊勇.FPGA原理與實踐［M］.北京:北京航空航天大學出版社，2006.

［6］王兆安，劉進軍.電力電子技術(第五版)［M］.西安:機械工業出版社，2009.

［7］黃云，楊尊先.基于FPGA的SPWM變頻系統設計［J］.現代電子技術，2010(1):180－182.