基于ispPAC20的單片集成壓控振蕩器設計

中州大學工程技術學院 時 偉 黃傳金

1.引言

在實際應用電路設計中，壓控振蕩器VCO（Voltage Controlled Oscillator）通常是系統的關鍵功能單元電路，廣泛應用于高噪聲環境中的FM頻率調制電路，頻率合成器及鎖相環電路。

本文介紹了一種基于在系統可編程模擬芯片ispPAC20的單片集成VCO的設計方法。將傳統分立元件構成的模擬電路以高集成度的精密模擬電路設計集成于單塊芯片上，取代了由若干分立元件或傳統ASIC芯片所能實現的功能，具有開發速度快，成本低，可靠性高與保密型強的特點。ispPAC20（in-system Programmable Analog Circuit）是美國Lattice半導體公司推出的可編程產品，該芯片具有在系統可編程技術的優勢和特點，電路設計人員可通過開發軟件在計算機上快速、便捷地進行模擬電路設計與修改，對電路的特性可進行仿真分析，然后用編程電纜將設計方案下載到芯片當中。同時還可以對已經裝配在印刷線路板上的ispPAC20芯片進行校驗、修改或者重新設計。其開發軟件為PAC Designer。

2.ispPAC20的芯片結構

ispPAC20芯片由兩個基本單元電路PAC塊、兩個比較器、一個8位的D/A轉換器、配置存儲器、參考電壓、自校正單元、模擬布線池和ISP接口等單元電路組成，其芯片內部結構如圖1所示。

其中，兩個比較器CP1和CP2為可編程差分輸入形式，當同相輸入電壓相對反向輸入電壓為正時，比較器的輸出為高電平，反之為低電平。比較器CP1的輸出可編程為直接輸出或以PC為時鐘的寄存器輸出兩種模式，且CP1和CP2的輸出端CP1OUT和CP2OUT可通過窗口控制在WINDOW端輸出信號，窗口控制可編程為異或操作（XOR）模式或觸發器操作（Flip-Flop）模式。

圖1 ispPAC20內部結構

PACblock1由兩個儀用放大器IA1和IA2、一個輸出放大器OA1、反饋電阻和電容構成差分輸入和輸出的基本單元電路。其中，儀用放大器IA1的輸入端連接一個端口選擇器，并通過芯片外部引腳MSEL來控制；當MSEL分別為0和1時，端口a和b分別連接至IA1的輸入端。IA1和IA2的整數增益調范圍在-10～+10之間，電路輸入阻抗為109，共模抑制比為69dB。輸出放大器OA1中的反饋電阻RF可以編程為連通或斷開狀態，電容C有128種值供編程選擇。芯片中各基本單元通過模擬布線池實現互聯，以組成復雜模擬電路。

PACblock2與PACblock1的內部結構基本相同，但IA4本身可編程的負整數增益取值區間為[-10，-1]，同時對IA4設有極性控制端（Polarity Control）以控制其增益選擇。極性控制端可被編程為四種工作模式：固定模式、PC外接模式、觸發器模式和CP1OUT連接模式，控制方式如下：

（1）固定模式：IA4增益范圍為[-10，-1]；

（2）PC外接模式：通過芯片外部引腳PC來控制增益范圍，PC=1對應[-10，-1]，PC=0對應[1，10]；

（3）觸發器模式：需同時編程比較器窗口輸出控制端為觸發器模式，極性控制端通過內部通道連接至WINDOW端口，以控制IA4增益范圍；

（4）CP1OUT連接模式：極性控制端通過內部通道連接至CP1OUT端口，以控制IA4增益范圍。

圖2 壓控振蕩器的實現電路

圖3 VCO對應電路波形

圖4 單端輸入接口電路

DAC單元是一個8位電壓輸出的數字模擬轉換器。接口方式可自由選擇為8位并行方式、串行JTAG尋址方式、串行SPI尋址方式。在串行方式中，數據的總長度為8為，D0為數據的首位，D7處于數據的末位。DAC的輸出是完全差分形式，可以與芯片內部的比較器或儀用放大器相連，也可以直接輸出。用戶可通過查詢芯片說明的編碼數據進行編程。

另外，配置存儲器用于存放編程數據，參考電壓和自校正模塊完成電壓分配和校正功能。

3.壓控振蕩器電路的實現

以ispPAC20芯片構成單片集成壓控振蕩器的電路內部連接，如圖2所示。在PACblock2中，IA4的輸入、增益和PC端分別編程至IN2、-1和觸發器模式，反饋電阻編程為開路，以構成積分電路；比較器CP1和CP2連接為窗口比較器，閾值控制由可編程的DAC單元或參考電壓提供，WINDOW輸出端和CP1的輸出分別編程為觸發器模式和直接輸出模式；按照這種方式編程后，WINDOW輸出端將自動地通過內部通道連接至IA4的極性控制端。

電路工作時，輸入電壓連接至IN2，周期性方波信號在WINDOW端輸出，其工作原理為：當極性控制端PC=0時，IA4的增益為正值，積分器進行正向積分運算，OA2的輸出電壓Vout2開始線性上升，當Vout2的值超過窗口比較器的上限閾值電壓1.5V時，CP1輸出高電平，CP2輸出低電平，使輸出端觸發器置位操作，WINDOW端輸出1；通過內部通道反饋，使得PC=1，從而IA4的增益變為負值，使積分器開始反向積分，OA2的輸出電壓開始下降，當Vout2的值小于下限閾值電壓-1.5V時，使觸發器復位操作，WINDOW端輸出0，積分器再次開始正向積分。如此反復，WINDOW端的狀態不斷翻轉，輸出方波電壓，同時在OA2端輸出三角波電壓Vout2。對應波形如圖3所示。

4.單端輸入接口電路設計

許多應用電路系統中通常采用單端接入的方式，而ispPAC20的輸入采用全差分的形式，為了能與其他單端電路互聯，下面設計了單端輸入時對應的接口電路，如圖4所示。選擇外接電阻R1和R4為100K，R3和R4為150K，則可以將單端輸入信號0至5V電壓轉換為差分輸入0至+3V電壓以驅動VCO工作。單端輸入時，0V電壓對應最低頻率，5V對應最高工作頻率。

5.實驗分析

對目標芯片ispPAC20的編程可通過工具PAC Designer實現，實驗數據表明，在差分輸入電壓取值于（0V，+3V]的范圍內，電路振蕩頻率的范圍為[1kHz，30kHz]，振蕩頻率與控制電壓能保持良好的線性關系，保持較高的精度。

影響該壓控振蕩器頻率范圍的因素主要有比較器閾值電壓、積分電容和放大器增益。低頻端拓展，可通過增加比較器閾值電壓來實現；通過減小積分電容和增加放大器增益可縮短積分時間，從而實現高頻端拓展。

6.結束語

本文介紹了一種基于在系統可編程模擬芯片ispPAC20的單片集成壓控振蕩器的設計方法，具有開發速度快、可靠性高、靈活性高等優點，同時給出了單端輸入接口電路的設計方法。實驗數據表明，該設計電路能正常工作，具有良好的線性度，在中低頻范圍內有靈活廣泛的應用和參考價值。

[1]陳恒.在系統可編程模擬電路ispPAC[J].電子與自動化,2000,2:1-2.

[2]華成英.在系統可編程模擬器件簡介[J].電氣電子教學學報,2001,23(5):1-2.

[3]Lattice Semiconductor Co.ispPAC handbook[CD].Version 1.1,1999.