基于Camera Link接口的圖像采集系統

摘 要:實時的采集圖像與處理已成為影響智能儀器運行速度的重要環節，因此，為了提高圖像的采集速度，本文重點介紹了基于Camera Link接口的圖像采集方案。

關鍵詞:Camera Link界面 圖像采集

中圖分類號:TP274文獻標識碼:A文章編號:1674-098X(2011)11(c)-0031-01

1 引言

通常情況下，圖像的采集系統可以分為圖像接收、圖像采集、圖像存儲以及圖像的輸出四部分組成，考慮到圖像數據傳輸與CCD相機控制，本文采用了基于Camera Link接口的CCD數字相機控制以及解決方案。選用了以FPGA為核心的控制處理方案，利用CCD相機的外觸發(CC1)實現了對相機曝光時間的控制，并通過低速串行通信命令信號實現對相機進行設置，由于采用了Camera Link接口使相機的圖像數據能夠在帶寬高，數據傳輸率高的總線上進行傳輸，從而確保了圖像數據的實時性，通過中值濾波，濾除噪聲干擾，并通過乒乓緩存，使采集到的圖像與輸出的視頻圖像不發生時序生的沖突。

2 Camera Link協議的背景及優勢

Camera Link是一個由多家相機制造供貨商和其他圖像采集設備廠商聯合推出的一種工業高速串口數據和連接協議，專為數字相機制定的一種圖像數據、視頻數據控制信號及相機控制信號傳輸的總線接口，數據傳輸速率最高可達2．38Gbps，足以滿足數碼相機在當今傳輸速度的要求。采用這種標準后，使得數字攝像機的數據接口輸出采用更少的線數，連接電纜制造方便，更具有通用性，而且數據的傳輸距離比普通傳輸方式更遠。其最主要的特點是采用了LVDS(Low Voltage Differential Signaling，低壓差分信號)技術，從而簡化了模數轉換、視頻信號編譯碼等工作流程，使攝像機的數據傳輸速率大大提高。

Camera Link接口協議規定了四類信號:高速圖像數據信號、相機控制信號、低速串行通信信號和電源信號。

(1)高速圖像數據信號:FVAL(幀同步信號)、LVDL(場同步信號)、DVAL(數據同步信號)和SP(保留信號)。(2)相機控制信號:CC1(外同步觸發信號)、CC2(重置信號)、CC3(向前信號)、CC4(保留信號)。(3)低速串行通信信號:SerTFG(相機串行輸出端至圖像采集卡串行輸出端)、SerTC(圖像采集卡串行輸出端至相機串行輸出端)。其通信格式為:1位起始位、8位數據位和1位停止位，無奇偶校驗位和握手位。(4)電源信號:捕捉器不能提供電源，二是由相機從專用的電纜提供。

3 系統的原理框圖

如圖1所示。

系統主要由高速圖像數據采集模塊、Camera Link接口模塊、FPGA控制模塊以及顯示模塊組成，系統將以CCD相機作為高速圖像采集的傳感器，以Camera Link接口模塊作為信號的傳輸器，以FPGA作為整個系統的主控器，通過上位機通過RS232對相機設置，并將采集到的圖像信號緩存在SDRAM中，通過乒乓緩存的方式實現視頻圖像的無縫輸出。

4 器件的選擇與作用

(1)高速圖像采集模塊:數字CCD相機作為視頻圖像傳感器，采用Dalsa的Pantera 1M30數字相機，該相機能夠提供1024*1024分辨率、最大幀率為30fps的傳輸速度、8，10，12bit數據格式的圖像，并提供Base Camera Link的接口，因此能夠滿足實時采集與傳輸的需要。

(2)Camera Link接口模塊主要由視頻數據接收，相機控制和串行控制組成。其中視頻數據接收由DS90CR288A芯片完成接收，它能用于連接FPGA和CCD相機口，將CCD相機接口的4路串行的LVDS信號轉換為FPGA支持的28路并行LVTTL信號(24位數據信號和4位同步信號)，作為以后處理的基礎。相機控制的電壓轉換芯片采用的是與系統配套的DS90CR287芯片，該芯片能夠將4路LVTTL的相機控制電平轉換為4路LVDS差分信號送給CCD相機，從而完成對相機的驅動控制。串口控制采用的是DS90LV019芯片，它的的功能是用于在相機與圖像采集卡間進行異步串行通信以由主控機對相機的曝光時間、對比度等設置進行調節。

(3)FPGA作為整個系統的控制模塊，實現對數據的獲取、存儲和各模塊間的間接通信等。FPGA接收Camera Link接口模塊傳輸的相機信號，同時產生控制信號CC1、CC2、CC3、CC4，實現和相機的通信。FPGA接收相機信號需要嚴格的時序，必須滿足FVAL(幀同步)、LVDL(場同步)、DVAL(數據同步)、SP(備用信號)，FPGA是通過Verlog HDL語言來滿足時序要求的，并將接收到的數據經過中值濾波緩存到SDRAM中，圖像的存儲采用的乒乓緩存的方式，及采用兩片大容量的SDRAM做為圖像采集系統的緩存器，將雙路輸入的一幀數據在不同的時間段按照對應的地址分別寫到SDRAM中，寫滿一幀數據后將下一幀輸入數據寫入另一片SDRAM中，同時從已寫滿的SDRAM中以連續地址讀出圖像數據，以此類推，兩片輪流對數據進行緩存。

(4)視頻圖像顯示模塊采用VGA接口的TFT液晶顯示器SVA170SX17B，響應時間為12ms，分辨率為1280*1024，能夠滿足視頻圖像的顯示。系統選用AD公司的ADV7123作為視頻的D/A轉換芯片，ADV通過三路輸出，同時結合場同步實現視頻輸出。

5 系統的軟件部分

系統的邏輯控制是系統能否正常運行的一個重要環節，他控制所有功能模塊的協同運行。本系統的邏輯控制主要實現三個功能:根據工作狀態實現對相機的控制;將接收的視頻圖像信號進行中值濾波;將接收到的視頻信號經過乒乓緩存并輸出。

6 系統的總結與擴展

實現了對目標圖像的實時采集和存儲，可將采集到的圖像存儲到高速、大容量的SDRAM中緩存，所以可以將系統擴展，利用DSP等處理器讀取采集到的圖像數據，并對圖像數據進行處理，實現智能控制。

參考文獻

[1]樊昌信，等．通信原理．第五版．國防工業出版社.

[2][美]June Jamrich Parsons Dan Oja．計算機文化。

[3]張德聯，張帆.科學技術與工程.基于Camera Link的高速數據采集壓縮系統.

[4]徐志躍，張田甜.計算機應用.基于Camera Link的串行圖像采集系統設計..