一種高速I²C總線從器件接口IP核的設計與實現

摘要：本文介紹了I²C總線的工作過程，使用圖形化設計工具，采用HDL-Verilog高級硬件描述語言按照自頂向下的設計方法完成了I²C從器件模式的IP核設計。通過特殊的設計思路，可實現高速數據傳輸。對此IP核用FPGA進行了驗證，最終把它作為一個獨立IP成功的應用于ASIC芯片設計中。