基于FPGA的數(shù)字電路實驗教學(xué)的探討

　　摘 要： 本文闡述了FPGA在數(shù)字電路實驗教學(xué)中的重要地位和作用。采用基于VHDL的模N計數(shù)器設(shè)計體現(xiàn)數(shù)字電路設(shè)計由硬件設(shè)計向軟件化發(fā)展的新思路，表明了應(yīng)用FPGA技術(shù)，能使學(xué)生在做數(shù)字電路實驗時有效地提高現(xiàn)代化電子設(shè)計能力，激發(fā)學(xué)習(xí)興趣，提高教學(xué)質(zhì)量。
　　關(guān)鍵詞：FPGA VHDL 模N計數(shù)器 數(shù)字電路實驗教學(xué)
　　
　　1.引言
　　隨著微電子技術(shù)的高速發(fā)展，集成電路設(shè)計也不斷向超大規(guī)模、超高速和低功耗的方向發(fā)展。傳統(tǒng)數(shù)字電路課程設(shè)計在許多方面都滯后于現(xiàn)代數(shù)字電路設(shè)計形勢的發(fā)展，如效率低、損耗大、電接觸不穩(wěn)定、實驗裝置缺乏穩(wěn)定性和靈活性，成為創(chuàng)新和應(yīng)用型人才培養(yǎng)的阻力，而FPGA具有設(shè)計技術(shù)齊全、效率高、易仿真、可移植性高等優(yōu)點［１］，通過對芯片的設(shè)計來完成大規(guī)模數(shù)字系統(tǒng)，可以很好地解決上述問題。
　　2.FPGA概述
　　2.1FPGA的概念。
　　FPGA（Field Programmable Gate Array）又稱現(xiàn)場可編程門陣列是大規(guī)模集成電路技術(shù)發(fā)展的產(chǎn)物，屬于ASIC（專用集成電路）器件中的一種，具有可編程的特性和實現(xiàn)方案容易改動等特點。FPGA采用的是SRAM（靜態(tài)隨機存儲器）來構(gòu)成邏輯函數(shù)發(fā)生器，一個N輸入的LUT（可編程的最小邏輯構(gòu)成單元）可以完成N個輸入變量的邏輯功能，更適于完成觸發(fā)器豐富的時序邏輯電路。在現(xiàn)代集成電路設(shè)計中，數(shù)字系統(tǒng)所占的比例越來越大，F(xiàn)PGA設(shè)計開發(fā)周期短、集成度高、設(shè)計制造成本低、開發(fā)工具先進，將發(fā)揮越來越重要的作用［2］。
　　2.2VHDL介紹。
　　利用系統(tǒng)可編程邏輯器件FPGA芯片進行數(shù)字系統(tǒng)設(shè)計時，是以硬件描述語言作為設(shè)計語言，目前最主要的硬件描述語言是：VHDL（Very High Speed Integrated Circuit HDL）和Verilog HDL。VHDL發(fā)展得較早，語法嚴格，主要利用軟件編程的方式來描述數(shù)字系統(tǒng)的結(jié)構(gòu)、數(shù)據(jù)流、行為。該語言具有功能強大的語言結(jié)構(gòu)，具有多層次的設(shè)計描述功能，與傳統(tǒng)的門級描述方式相比，它更適合大規(guī)模系統(tǒng)的設(shè)計。
　　3.在數(shù)字電路課程設(shè)計中引入FPGA的必要性
　　將FPGA引入數(shù)字電路課程設(shè)計中是一種全新的實驗手段，可以不斷修改電路和參數(shù)，及時觀察輸出結(jié)果，有效加深了學(xué)生對電子線路本質(zhì)的理解，提高學(xué)生現(xiàn)代化電子設(shè)計能力，激發(fā)學(xué)習(xí)興趣。在數(shù)字電路實驗教學(xué)中引入FPGA有以下優(yōu)勢。
　　3.1實驗項目增加，效率提高。
　　傳統(tǒng)數(shù)字電路的實驗項目較少并普遍采用的是常規(guī)邏輯器件連接起來構(gòu)成不同功能的電路。由于電路板硬件決定了實驗項目不能隨意更改，功能單一，不利于學(xué)生綜合電路設(shè)計能力的提高。較復(fù)雜的實驗學(xué)生很難在2個課時內(nèi)做完。采用FPGA技術(shù)，增加了綜合性實驗，學(xué)生只需學(xué)會EDA工具軟件的使用方法，就可以在2個課時內(nèi)完成更多的實驗項目。
　　3.2實驗難度降低，成功率提高。數(shù)字電路實驗主要裝置是面包板或?qū)嶒炏洹Ｃ姘暹B線時容易出現(xiàn)導(dǎo)線接觸不良、線路干擾等不穩(wěn)定的因素。實驗箱雖然穩(wěn)定，但實驗使用的邏輯器件功能較為單一，難以實現(xiàn)復(fù)雜的數(shù)字電路。采用FPGA設(shè)計硬件電路，對于比較復(fù)雜的硬件實驗，不必編寫邏輯表達式和7NAHtjrLwtiPrndeZRC7zQ==真值表，降低了設(shè)計難度，縮短了設(shè)計周期。也不必用通用的邏輯元器件來構(gòu)成邏輯電路，而是直接用語言描述其功能，根據(jù)電路的不同需要自行設(shè)計專用功能模塊，從而實現(xiàn)了“軟”硬件設(shè)計，降低了研發(fā)成本。程序具有良好的可讀性，支持對已有設(shè)計的再利用。并且電路的設(shè)計更加合理，提高了實驗成功率，體積和功耗也大為減小。
　　3.3提高了學(xué)生的實踐和動手能力。采用FPGA做數(shù)字電路實驗，對同一電路模塊的設(shè)計有了多種不同的計方案。如采用不同的門電路或者使用語言對電路的功能進行描述，得到功能模塊。此模塊還可被調(diào)用，使設(shè)計更具靈活性。
　　4.現(xiàn)場可編程門陣列在EDA設(shè)計中的應(yīng)用實例
　　下面我以設(shè)計模為N的計數(shù)器電路課程設(shè)計為例，介紹使用FPGA在數(shù)字電路設(shè)計中新的設(shè)計思路。
　　在對計數(shù)器電路進行設(shè)計中，傳統(tǒng)的電路設(shè)計是用集成計數(shù)器構(gòu)成，如圖1所示。
　　但是當模N比較大或者想改變N的值的時候，會感到物理硬件連接和改動起來非常麻煩，而利用FPGA的可編程的特性，采用VHDL可以方便快捷地實現(xiàn)任意模N的計數(shù)器，并且容易發(fā)現(xiàn)結(jié)構(gòu)設(shè)計上的失誤，提高了設(shè)計的成功率。
　　上述電路采用VHDL語言描述如下。
　　…………
　　由程序可以看出，利用模12計數(shù)器的程序，只需修改計數(shù)器的狀態(tài)數(shù)，就可以實現(xiàn)任意模N計數(shù)器。通過上述電路設(shè)計的學(xué)習(xí)，學(xué)生逐漸學(xué)會用VHDL語言設(shè)計電路，體會到用VHDL語言來描述復(fù)雜的控制邏輯具有簡潔明了、良好的可移植性，以及不依賴特定器件的優(yōu)點。提高了學(xué)生自己研究問題和解決問題的能力，培養(yǎng)了學(xué)生的創(chuàng)新意識，取得了良好的教學(xué)效果。
　　5.結(jié)語
　　隨著FPGA的普及和知識產(chǎn)權(quán)核IP日益重視，電子產(chǎn)品設(shè)計中的硬件將不再是主導(dǎo)因素，而是全面轉(zhuǎn)向軟設(shè)計，使得板級設(shè)計更加簡單和模塊化。為了培養(yǎng)能適應(yīng)電子技術(shù)發(fā)展趨勢的創(chuàng)新型和應(yīng)用型人才，將FPGA技術(shù)引入數(shù)字電路實驗教學(xué)中，能很好地鍛煉學(xué)生的綜合設(shè)計開發(fā)能力和動手能力，激發(fā)他們的學(xué)習(xí)興趣，節(jié)約實驗成本，提高教學(xué)質(zhì)量和設(shè)計效率。因此，將FPGA技術(shù)應(yīng)用于數(shù)字電路設(shè)計必將成為今后數(shù)字電路實驗教學(xué)與課程設(shè)計教學(xué)改革的新方向。
　　
　　參考文獻：
　　［1］劉廷文，唐慶玉，段玉生.EDA技術(shù)是實現(xiàn)電工學(xué)研究型教學(xué)的良好手段［J］.實驗技術(shù)與管理，2006，23，（8）：65-68.
　　［2］艾明晶，康光宇.EDA教學(xué)實驗平臺的設(shè)計與實現(xiàn)［J］.計算機應(yīng)用，2002，（10）：23-24.
　　
　　基金項目：滁州學(xué)院校級教研課題：現(xiàn)場可編程門陣列在EDA教學(xué)中的應(yīng)用研究（2009jyy035）。