一種數字幅頻均衡功率放大器的設計*

張家田 王 華 嚴正國

西安石油大學 電子工程學院 （陜西 西安 710065）

一種數字幅頻均衡功率放大器的設計*

張家田 王 華 嚴正國

西安石油大學 電子工程學院 （陜西 西安 710065）

本系統由前置放大器、帶阻網絡和數字幅頻均衡器3大模塊組成。前置放大器采用集成運放組成的多級同相比例放大電路達到增益要求；帶阻網絡通過調整電路部分參數完成衰減要求；數字幅頻均衡器采用集成了A/D、D/A、比較器、定時器、片上Flash存儲器的SoC單片機最小系統實現幅頻均衡。

前置放大器 帶阻網絡 數字幅頻均衡器

數字幅頻功率放大器首先要考慮小信號放大電路的設計，要減少輸入信號所受干擾通過逐級放大滿足增益要求[1]，在放大電路中穿插濾波電路以滿足通頻帶要求,在本設計中采用FPGA軟硬件結合的方法。

1 系統方案

1.1 系統原理框圖

數字幅頻均衡放大器如圖1所示。

1.2 系統各模塊理論分析

前置放大器應具有大于400倍的放大倍數和20Hz～20kHz的帶寬，采用集成運放組成的多級同相比例放大電路。

帶阻網絡以10kHz時輸出電壓幅度為基準，有大于10dB的最大衰減，帶阻網絡如圖2所示。

帶阻網絡有圖3所示的幅頻響應曲線，對不同頻率的信號具有不同的衰減。

數字幅頻均衡器根據帶阻網絡的頻率特性，對不同頻率的信號乘以不同的均衡系數，使得在系統的通頻帶內，不同頻率相同幅度的信號具有基本相同的輸出幅度。

數字幅頻均衡器采用圖4所示的結構，A/D轉換器在嵌入式微處理器控制下對帶阻網絡輸出信號V2進行采樣，同時V2送入比較器進行整形，定時/計數器在嵌入式微處理控制下對經過整形的輸入信號的周期/頻率進行測量，根據存儲器中保存的帶阻網絡頻率響應曲線數據確定均衡器系數，與采樣波形數據相乘后由D/A轉換器轉換成模擬信號輸出。

2 理論分析與設計

2.1 前置放大器

前置放大器具有大于400倍的電壓放大倍數和20Hz～20kHz的帶寬，作為電壓放大電路應有較大的輸入電阻和較小的輸出電阻，應采用集成運放組成的多級放大電路[2,3]，各級采用電壓串聯負反饋，級間采用直接耦合。電路形式如圖5所示。

圖5采用2級同相比例放大電路[4]，每級放大倍數為21倍，總共放大441倍。放大器的帶寬要達到20Hz～20kHz，應選用增益帶寬積大于4M的集成運放。

2.2 帶阻網絡

帶阻網絡結構與參數如圖2所示，但由于原件參數的離散性，其相對于10kHz的輸出電壓幅度最大衰減可能達不到10dB，這時把100Ω電阻阻值適當減小。

2.3 數字均衡器

考慮到20Hz～20kHz的信號帶寬、±1.5dB的輸出電壓波動范圍、對輸出波形失真沒有特殊要求、性價比等因素，數字均衡器硬件系統可采用集成了A/ D、D/A、比較器、定時器、片上Flash存儲器的SoC單片機最小系統來實現，SoC單片機c8051F020即可滿足要求。

3 系統軟件設計

3.1 程序設計

數字幅頻均衡器程序的核心是信號頻率測量程序和查表程序。

頻率測量在20Hz～20kHz范圍內均采用周期測量法，采用16位定時器工作在計數方式，周期測量程序的核心是邊沿去抖動。本系統為了節約硬件成本，采用軟件去抖動算法。去抖動算法主要由2部分構成：①多次延時判斷消除邊沿抖動；②對連續的5次計數值進行比較，剔除異常數據，并求平均。

查表程序的功能是根據頻率測量值查帶阻網絡幅頻特性曲線數據確定均衡系數。其算法原理如圖6所示。整個通頻帶被分成若干子頻帶，每一子頻帶對應一個均衡系數，若頻率測量值屬于子頻帶BWi（i=0，1…n），則取對應的均衡系數Wi（i=0，1…n）與波形采樣數據相乘，送至D/A轉換輸出。

4 測試方案及測試儀器

測試儀器：信號源Agilent33220A

數字萬用表Agilent33401A

測試電路連接如圖7所示。

4.1 前置放大器性能指標測試

（1）前置放大器放大倍數測試

測試方法：用萬用表Agilent33401A監視Vi電壓有效值，設置信號源Agilent33220A輸出1kHz正弦波,調節輸出電壓幅度使萬用表讀數約為5mV，用萬用表測量讀取電壓有效值V1,電壓放大倍數Av。

測試結果：Vi=5.001mV，V1=2.108mV

結果分析：Av=V1/Vi=421，大于400

（2）通頻帶測試

測試方法：保持信號源Agilent33220A輸出波形和幅度不變，調節輸出信號頻率使其在20Hz～ 20kHz范圍內變化，并用萬用表Agilent33401A記錄V1在各測試頻點的有效值，如表1所示。

結果分析：從表1數據可以看出，前置放大器的-1dB帶寬為10Hz～50kHz,大于20～20kHz的要求。

4.2 帶阻網絡幅頻測試

測試方法：用萬用表Agilent33401A監視Vi電壓有效值，設置信號源Agilent33220A輸出1kHz正弦波，調節輸出電壓幅度使萬用表讀數為5mV。保持信號源Agilent33220A輸出波形和幅度不變，調節輸出信號頻率使其在20Hz～20kHz范圍內變化，并用萬用表Agilent33401A記錄V2在測試頻點的電壓有效值，如表2所示。

結果分析：從表2數據可以看出，阻帶網絡相對于10kHz的最大衰減大于10dB。

4.3 均衡輸出測試

測試方法：用萬用表Agilent33401A監視Vi電壓有效值，設置信號源Agilent33220A輸出1kHz正弦波，調節輸出電壓幅度使萬用表讀數為5mV。保持信號源Agilent33220A輸出波形和幅度不變，調節輸出信號頻率使其在20Hz～20kHz范圍內變化，并用萬用表Agilent33401A記錄V3在測試頻點的有效值，如表3所示。

表1 用萬用表測試V1在各測試頻點的有效值結果

表2 V2在各測試頻點的有效值測試結果

表3 V3在各測試頻點的有效值測試結果

結果分析：在Vi電壓不變的情況下，改變Vi的頻率，在20Hz～20kHz范圍內，帶阻網絡輸出V2以10kHz電壓值為基準的電壓波動超過10dB，經過數字幅頻均衡器均衡后，輸出電壓V3以10kHz電壓值為基準的電壓波動小于±1dB，小于要求的±1.5dB。

5 結 論

本系統采用FPGA軟硬件結合的方法有效地減少了輸入信號所受的干擾，成功的實現了小信號放大電路的設計，通過實際測量，各項參數均滿足系統要求。

[1]任愛鋒,初秀琴,常存,等.基于FPGA的嵌入式系統設計[M].西安:西安電子科技大學出版社,2004.

[2]高吉祥.數字電子技術[M].北京:高等教育出版社,2003.

[3]夏宇聞.Verilog數字系統設計教程[M].北京:北京航空航天大學出版社,2008.

[4]童詩白,華成英.模擬電子技術基礎[M].北京:高等教育出版社，2000.

This system consists of three large blocks such as the preamplifier,the network with resistance and the digital-frequency equalizers.The preamplifier can reach the demands of increasing benefits through the application of amplifying circuit with the multistage identical proportion,which is made up of integrated operational amplifiers.The network with resistance can meet the requirements of attenuation by the adjustment of partial parameters of circuit.And the digital-frequency equalizer can realize the frequency equalization by the use of smallest system,which integrates the A/D,D/A,comparator,timer,and the single unit Soc in the flash storage.

preamplifier;network with resistance;digital-frequency equalizer

陜西省自然科學基金(2007D01)，西安石油大學創新基金（YS28030533）

張家田（1963-），男，教授，1990年6月畢業于西安交通大學電磁測量技術與儀器專業，獲工學碩士學位，現任西安石油大學光電油氣測井與檢測教育部重點實驗室主任。

尉立崗

2011-02-07