采用BCDMOS技術(shù)的電流模降壓型DC-DC轉(zhuǎn)換器功率級設(shè)計(jì)

鄭 浩，劉 巖，王道平

(第二炮兵工程學(xué)院，陜西 西安 710025）

當(dāng)前，數(shù)字多媒體、視頻廣播設(shè)備，個(gè)人導(dǎo)航設(shè)備（PND）、數(shù)字/衛(wèi)星無線電設(shè)備、媒體播放器以及便攜式醫(yī)療和工業(yè)設(shè)備的使用越來越多,為這些設(shè)備提供電源管理時(shí)，常應(yīng)用具有高轉(zhuǎn)換率的DC-DC轉(zhuǎn)換器。為了減小設(shè)備體積和重量，電源模塊必須最小化，因此，實(shí)現(xiàn)轉(zhuǎn)換器的高轉(zhuǎn)換效率以及高集成度成為一種趨勢。考慮到電壓控制模式轉(zhuǎn)換器的缺點(diǎn)，更多的系統(tǒng)選擇使用電流控制模式DC-DC轉(zhuǎn)換器；同時(shí)，BCDMOS技術(shù)的發(fā)展使得芯片內(nèi)部集成低導(dǎo)通電阻的功率開關(guān)成為可能，內(nèi)部使用5 V標(biāo)準(zhǔn)CMOS技術(shù)成為低成本的解決方案。設(shè)計(jì)高電壓轉(zhuǎn)換成低電壓輸出的電流模DC-DC轉(zhuǎn)換器的難點(diǎn)主要集中在轉(zhuǎn)換器的輸出級，體現(xiàn)在以下幾個(gè)方面：(1)功率級小信號建模；(2)芯片內(nèi)部集成高壓功率開關(guān)晶體管,以減少外圍器件；(3)對于設(shè)計(jì)電流模式開關(guān)轉(zhuǎn)換器，采樣電感電流成為一個(gè)設(shè)計(jì)難點(diǎn)；(4)高壓功率開關(guān)的驅(qū)動電路設(shè)計(jì)。

1 功率級模型

圖1給出電流模降壓型DC-DC轉(zhuǎn)換器功率級的簡單電路結(jié)構(gòu)，其中功率級包括功率開關(guān)LDNMOS晶體管、輸出LC濾波器，外接肖特基續(xù)流二極管、采樣電感電流信號及放大模塊。

圖1 降壓型DC-DC轉(zhuǎn)換器功率級簡化電路

對于電流控制模式降壓型DC-DC轉(zhuǎn)換器建模，主要考慮3個(gè)因素：(1)理想的電流控制模式轉(zhuǎn)換器只依賴電感的平均電流，電流內(nèi)環(huán)把電感轉(zhuǎn)化成電壓控制電流源，因此，在直流或低頻處，電感在電壓外環(huán)中的作用被弱化；(2)調(diào)制器的增益依賴調(diào)制比較器輸入端斜波的有效斜率，每一種工作模式對調(diào)制器增益有獨(dú)立的特征表達(dá)式；(3)需要考慮斜波補(bǔ)償，斜波補(bǔ)償需要根據(jù)采樣時(shí)的電流值與平均電流值的關(guān)系確定。

對于采用固定開關(guān)頻率，電流模控制降壓型DC-DC轉(zhuǎn)換器的功率級建模方式常見有兩種：(1)基于平均電流模式的模型，該模型主要特點(diǎn)為把功率級等效為壓控電流源[1]，并把功率級等效為單級點(diǎn)系統(tǒng)；(2)基于峰值電流模式和固定斜率補(bǔ)償所建立的模型，該模型由RIDLEY R.B博士所建立[2]，考慮到了功率級中的高頻極點(diǎn)。但對于采用峰值電流模式DC-DC轉(zhuǎn)換器的設(shè)計(jì)，運(yùn)用平均電流模式所建立起來的模型誤差較大，而Ridley博士所建立的模型過于復(fù)雜，在工程上使用不方便。基于以上考慮，本文采用一種新的建模方法來對功率級進(jìn)行系統(tǒng)設(shè)計(jì)[3，4]。 圖2給出了電流模式控制降壓型DC-DC轉(zhuǎn)換器功率級的線性模型，該模型的主要特點(diǎn)是把電流環(huán)看成功率級的內(nèi)部反饋。

圖2 降壓型DC-DC轉(zhuǎn)換器功率級線性模型

通過計(jì)算分析得到功率級的傳輸函數(shù)為：

KM是調(diào)制器電壓增益，定義：；Rl是電流采樣增益，定義：Rl=RSENSE×ACS。

由式(1)可知，功率級傳輸函數(shù)包含兩個(gè)極點(diǎn)和一個(gè)零點(diǎn)；與電壓模轉(zhuǎn)換器不同，電流模轉(zhuǎn)換器的功率級中兩個(gè)極點(diǎn)被分離，與電感有關(guān)的極點(diǎn)向高頻域移動，在直流和低頻處，電感在電流模降壓型DC-DC中的作用被弱化。

2 功率級電路設(shè)計(jì)

2.1 功率晶體管及驅(qū)動電路

對于單片集成DC-DC轉(zhuǎn)換器，功率級設(shè)計(jì)很具挑戰(zhàn)性，特別是高壓功率開關(guān)采用DMOS晶體管，在大電流下很容易發(fā)生漏源擊穿，原因在于：(1)DMOS晶體管存在寄生雙極性晶體管，當(dāng)其流過一定電流時(shí)，晶體管的漏極和源極電壓會增加，直到擊穿電壓，然后漏源電壓將回跳到一 定的低 值[5，6]；(2)芯片封裝時(shí)，引線產(chǎn)生寄生電感[7]，如圖3所示。其中Q1是主功率開關(guān)，Q2為續(xù)流二極管，Lp1-4為芯片封裝以及PCB上互連線寄生電感，Ron1為主功率開關(guān)導(dǎo)通電阻，Ron2為續(xù)流二極管的小信號電阻，Cp1為主功率開關(guān)關(guān)閉時(shí)的寄生電容，而Cp2為續(xù)流二極管反向偏置時(shí)的寄生電容。在主功率開關(guān)由閉合變?yōu)閿嚅_時(shí)，會在LDNMOS晶體管的漏極產(chǎn)生大小為電壓尖峰，如果該電壓過大，將擊穿并損壞功率開關(guān)，因此，在芯片封裝時(shí)，應(yīng)避免PAD與管腳之間引線過長。

圖3 功率級開關(guān)寄生模型

主功率開關(guān)晶體管一般選用LDNMOS，主要原因在于N溝道LDMOS晶體管的電子遷移率大于P溝道LDMOS晶體管空穴遷移率，對于相同大小的導(dǎo)通電阻，LDNMOS晶體管的面積僅為LDPMOS晶體管面積的1/2～1/3，本文設(shè)計(jì)LDNMOS晶體管的導(dǎo)通電阻為0.25 Ω，面積約為0.4 mm2。使用LDNMOS晶體管作為開關(guān)時(shí)，需要注意兩個(gè)方面：(1)由于降壓型DC-DC轉(zhuǎn)換器的主開關(guān)位于電源和輸出之間，因此LDNMOS的背柵與源極相連，而不與襯底電位相連，所以，在版圖設(shè)計(jì)時(shí)，該LDNMOS背柵下面需要 N型埋層（NBL）；(2)在降壓型 DC-DC轉(zhuǎn)換器中，主開關(guān)晶體管使用LDNMOS晶體管，需要有自舉電路才能驅(qū)動LDNMOS功率晶體管。下面介紹LDNMOS驅(qū)動電路設(shè)計(jì)。

由于前級信號VPWL為0-VDD(5 V)的脈沖寬度調(diào)制信號，為了驅(qū)動LDNMOS功率開關(guān)，脈沖寬度調(diào)制信號的電平需要轉(zhuǎn)換為 SW-VBOOT；同時(shí)，由于 LDNMOS有比較大的柵電容，因此，要求LDNMOS前級反相器具有較大的驅(qū)動能力。轉(zhuǎn)換器主開關(guān)LDNMOS的驅(qū)動電路如圖4所示，由電平移位電路和反相器鏈構(gòu)成。圖4中，D1和D2用于鉗制結(jié)點(diǎn)A、B的電位；當(dāng)SW為低電平（0）時(shí)，二極管 D3給自舉電容 CBOOT充電，而當(dāng) SW 為高電平（VIN）時(shí)，D3反向截止；由于結(jié)點(diǎn) A、B兩點(diǎn)電位最高為 VIN，故晶體管 MD3、MD4使用高壓 LDNMOS晶體管；MN1-MNn和 MP1-MPn為低壓 NMOS和 PMOS晶體管，其中低壓NMOS晶體管的背柵與SW端連接。CBOOT為外接自舉電容，典型值為 10 nF。

圖4 電平移位電路及功率開關(guān)驅(qū)動電路

2.2 功率晶體管電流采樣及斜波補(bǔ)償電路

在電流模式控制DC-DC轉(zhuǎn)換器中，占空比大于0.5時(shí)，系統(tǒng)容易出現(xiàn)次諧波振蕩。為了抑制次諧波振蕩，通常在環(huán)路中加入斜波補(bǔ)償電路。

對輸出電流進(jìn)行采樣的方式通常使用電阻采樣電感的電流，或采樣功率晶體管漏級流過的電流，把電流轉(zhuǎn)換成電壓，然后與斜波補(bǔ)償電壓求和得到。本設(shè)計(jì)采用如圖5所示電路結(jié)構(gòu)，兩個(gè)電壓轉(zhuǎn)電流（V/I）電路，分別把采樣電壓信號和斜波補(bǔ)償電壓信號轉(zhuǎn)換成電流信號，通過電阻進(jìn)行疊加后得到VRAMP：

上式中：M為功率晶體管電流采樣比例系數(shù)，在本設(shè)計(jì)中，采樣技術(shù)如圖1所示，電感電流等比例縮小系數(shù)M=49倍，并由RSENSE=2 Ω電阻轉(zhuǎn)換成電壓，通過圖5所示的電路把該采樣的電壓放大，該放大系數(shù)設(shè)計(jì)為R3/R1，2=5倍，電感的峰值電流設(shè)定為 3.7 A。

3 功率級版圖設(shè)計(jì)

采用該功率級電路的電流模降壓型DC-DC轉(zhuǎn)換器在EPISIL 0.8 μm BCDMOS工藝上得到實(shí)現(xiàn)。包括功率晶體管，整個(gè)芯片面積為1.0 mm×1.5 mm。版圖設(shè)計(jì)時(shí)，考慮到開關(guān)噪聲的影響，內(nèi)部地線分開布線：分為模擬地、邏輯地以及為版圖中各種器件隔離所使用的地電位，該地線與芯片的襯底良好接觸，這樣單獨(dú)走線，有利于減小襯底噪聲和開關(guān)噪聲對芯片內(nèi)部電路的干擾。

4 測試結(jié)果

對前面所述功率級設(shè)計(jì)，應(yīng)用到電流模降壓型DCDC轉(zhuǎn)換器，采用EPISIL 0.8 μm BCDMOS工藝流片，并對芯片進(jìn)行測試。測試條件：外接電感 4.7 μH，輸出電容采用 22 μF陶瓷電容，在輸入電源電壓為 12 V，輸出電壓為3.3 V，輸出負(fù)載電流為3 A，開關(guān)頻率為1.0 MHz，測試結(jié)果如圖6所示。圖7給出了輸出為3.3 V，在不同輸入電源電壓下，不同負(fù)載的效率曲線。表1給出整個(gè)芯片的性能。

圖5 電流采樣電路與斜波補(bǔ)償求和電路

圖6 VIN=12 V，VOUT=3.3 V，IOUT=3.0 A測試結(jié)果

圖7 輸出電壓為3.3 V時(shí)轉(zhuǎn)換器的效率曲線

表1 整個(gè)芯片的性能

本文采用0.8 μm BCDMOS工藝技術(shù)設(shè)計(jì)電流模降壓型DC-DC轉(zhuǎn)換器功率級。該功率級設(shè)計(jì)包括功率級建模，功率晶體管驅(qū)動電路，內(nèi)置電流采樣及斜波補(bǔ)償電路。該功率級電路已經(jīng)應(yīng)用于DC-DC轉(zhuǎn)換器中，測試結(jié)果表明：在轉(zhuǎn)換器輸入電壓為 12 V、輸出 3.3 V時(shí)，輸出電流為3 A，其轉(zhuǎn)換效率可以達(dá)到92%。

[1]DEISCH C W.Switching control method changes power converter into a current source，IEEE Power Electronics Specialists Conference，1978 Record，300-306.

[2]RIDLEY R B.A new continuous-time model for currentmodel control，IEEE Transactions on Power Electronics，1991，6(2)：271-280.

[3]SHEEHAN R.Part One：A new way to model current-mode control，National Semiconductor Corp.2007(6).

[4]SHEEHAN R.Part Two：A new way to model current-mode control，National Semiconductor Corp.2007(6.)

[5]PHILI L H.Safe operating area-a new frontier in ldmos design,Proc.14thInt.Symposium on power semiconductor Devices and ICs，1-8.2002(8).

[6]MARCO B.An integrated 200 W Class-D audio amplifier.IEEE Journal of Solid-State Circuits，2003，38(7)：1198-1206.

[7]DENG H.Monolithically integrated boost converter based on 0.5 μm cmos process，IEEE Int.Symp.On Power Semiconductor Devices&ICs，2004：169-172.