基于Nios II的TRDB-LTM控制器IP核設計

梁 旭，凌朝東②

（①廈門市集成電路設計公共服務平臺，福建 廈門 361008；②廈門市專用集成電路系統重點實驗室，福建 廈門 361008）

0 引言

嵌入式處理器內核是SOPC技術的核心，目前市場上使用最多的SOPC系統軟核處理器是Altera公司的Nios與Nios II。Nios II處理器的最大特點是其可配置性能，即用戶可以根據自己的標準定制處理器，按照需要選擇合適的外設、存儲器和接口，此外還可以輕松集成自己專有的功能，使設計具有獨特的競爭優勢。定制Nios II處理器系統是采用Altera提供的系統級設計工具SOPC Builder完成[1]。

針對SOPC Builder系統沒有提供TRDB-LTM液晶模塊驅動的問題，提出了基于 Avalon總線的 TRDB-LTM(The Terasic LCD Touch Panel Module)控制器IP核設計，并構建了基于Nios II嵌入式處理器的片上系統。設計的TRDB-LTM控制器的IP核可以和系統自帶的接口組件一樣，直接掛接于Avalon總線，作為Nios II軟核嵌入式處理器的一個外設。

1 Avalon 總線

1.1 Avalon 總線概述

Avalon總線是SOPC硬件系統的重要組成部分，是設計者構建SOPC硬件系統、開發自定義外設IP的基礎。Avalon接口規范定義了外設和Avalon開關互聯結構（Avalon Switch Fabric）之間的數據傳輸。Avalon接口是一種開放標準，使用Avalon接口創建和發布定制外設不需要任何授權[1]。

Avalon端口分為主端口和從端口。TRDB-LTM控制器即可以提供從端口，也可以提供主端口。一般的LCD控制器[2]作為從端口時，要使用DMA和中斷控制，或者采用流模式，并由 CPU協調管理，占用硬件資源比較多，效率不是最高[3]。該系統充分應用了Avalon總線多主控的特點，將TRDB-LTM控制器作為主端口來用，其基本原理是把 SDRAM 作為TRDB-LTM 的幀緩沖器，將影像緩存到 SDRAM 中，TRDB-LTM控制器在不介入Nios II處理器下，可以主動地讀取SDRAM中的數據，對TRDB-LTM做掃描顯示，從而實現 TRDB-LTM 控制器數據的單向流動和較高的數據傳輸效率。

1.2 Avalon 總線流水傳輸

Avalon定義了5種傳輸方式：從端口傳輸、主端口傳輸、流水線讀傳輸、流傳輸控制和三態傳輸。TRDB-LTM控制器使用的是效率較佳的流水主端口讀傳輸。

流水讀傳輸在地址階段結束后，readdata不必立即返回。在一段時間后，當Avalon總線設置readdatavalid有效后，有效的readdata才返回，且是按照主端口請求的相同順序返回。Avalon總線設置readdatavalid有效的時間沒有限制。流水主端口可以選擇使用 flush信號，用于當主外設確定不需要所有當前正在被掛起的傳輸數據時的情況。圖1顯示了幾個流水主端口讀傳輸[3-4]。

圖1 主端口流水讀傳輸

2 硬件設計

2.1 TRDB-LTM控制器的設計

TRDB-LTM 控制器按傳輸模式可劃分為兩部分：基于Avalon主端口傳輸部分和基于Avalon從端口傳輸部分，如圖2所示。

圖2 TRDB-LTM控制器IP核的結構框

基于Avalon主端口傳輸部分包括3個模塊，分別是異步FIFO、數據處理模塊和LCD時序發生器。其中，異步FIFO是用來做數據的時鐘域轉換，這是由于Avalon總線接口模塊和 TRDB-LTM 控制器工作在不同的時鐘域，如果直接傳送數據將會使電路進入亞穩態，無法正常工作，因此需要使用異步FIFO來緩存SDRAM中的數據。數據處理模塊是將寫入FIFO的數據輸出到LCD端口上進行處理。LCD時序發生器用來產生LCD顯示時需要的行同步信號HD、 幀同步信號VD、數據使能信號DEN及R、G、B信號[5]。

基于Avalon從端口傳輸部分包括兩個模塊，分別是I2S串行接口控制模塊和LCD三線配置模塊。其中，I2S串行接口控制模塊用于產生I2S三線控制信號和配置時所需的其他控制信號。LCD三線配置模塊主要用來對TRDB-LTM顯示控制器進行各種功能配置。

2.2 TRDB-LTM控制器IP核的設計

使用SOPC Builder將TRDB-LTM控制器IP核[6]打包。圖3是Signals標簽顯示Avalone總線信號與TRDB-LTM控制器各信號的連接界面，其中，端口命名是遵循 Altera建議的Avalon信號類型最新命名規則[7]。這樣，SOPC Builder會自動得知每個信號的接口與信號類型，避免一一指定每個端口。

圖3 TRDB-LTM控制器掛接到Avalone總線的界面

3 軟件設計

3.1 搭建完整的NiosⅡ系統

為了檢驗 TRDB-LTM 控制器 IP核的效果，可將TRDB-LTM控制器IP核添加到一個完整的NiosⅡ系統中進行測試，如圖4所示。其中，一些較慢的從端口都可通過Pipeline Bridge與主端口通信，這樣可以提高整個系統的頻率Fmax。

圖4 TRDB-LTM控制器IP核添加到NiosⅡ系統后的生成界面

3.2 測試TRDB-LTM控制器IP核的效果

測試TRDB-LTM控制器IP核的效果是在NiosⅡIDE中進行的。SOPC中每個外設以文件形式來定義，存放在指定的SOPC Builder部件目錄下[1,8]，圖5是LTM_Controller的目錄結構，是由一些特定名稱文件夾和C文件組成。

圖5 LTM_Controller部件的目錄結構

最后使用Nios II IDE建立用戶應用程序。實際測試是在 Altera的 DE2-70開發板上進行的。該系統能實現在TRDB-LTM液晶屏上顯示從SD卡中讀取的bmp圖片，實際的顯示效果如圖6所示。

圖6 實際的顯示效果

4 結語

介紹了基于Nios II的TRDB-LTM控制器IP核的設計，根據自頂向下的設計思想，將IP 核進行層次功能劃分設計，并對IP 核進行仿真驗證，最后加入到 NiosII系統中進行測試。實現了Avalon總線時序與液晶顯示模塊的時序轉換，同時編寫了該模塊的軟件驅動程序，并下載到DE2-70的板進行驗證。測試結果表明該IP核顯示效果良好。此外用戶可以將組件文件夾放到系統組件文件夾下，啟動系統時，系統會自動加入該IP核，可以應用于以NiosII為核心的需要圖形顯示的嵌入試系統中。

[1] 李蘭英. NiosⅡ嵌入式軟核 SOPC設計原理及應用[M].北京:北京航空航天大學出版社, 2006:57-87，248-271.

[2] 朱海濤. 液晶顯示器電磁泄漏信息偵收難度分析[J].信息安全與通信保密，2011(01)：7-80.

[3] 李順方，周衛星，白潔. 基于Avalon總線的可配置LCD控制器IP核的設計[DB/OL].(2007-06-12) [2011-06-25]. http://www.paper.edu.cn.

[4] Altera Corporation. Avalon Interface Specifications Version 1.2[DB/OL]. (2009-04-01) [2010-09-25]. http://www.altera.com.

[5] Terasic Technologies. TRDB_LTM User Manual[DB/OL].(2011-06-24) [2011-06-30].http://www.terasic.com.tw/cgibin/page/archive.pl?Language=English&CategoryNo=68&No=213&PartNo=3#section.

[6] 黃建軍，王金明，于堅. 基于FPGA的8051 IP核的設計與應用[J].軍事通信技術，2008，29(02):86-89.

[7] Altera Corporation. SOPC Builder User Guide Version 1.0[EB/OL].(2010-11-20)[2011-05-30]. http://www.altera.com.

[8] 侯長宏，袁慧梅. 基于 SOPC的 NiosⅡ與液晶模塊接口及程序設計[J].液晶與顯示，2008，23(03):307-311.