LVDS（低壓差分信號）測試技術研究

柴海峰，朱衛良，章慧彬，武乾文

（中國電子科技集團公司第58研究所，江蘇 無錫 214035）

1 引言

高速數據總線常用的器件有ECL、BTL、GTL等，但這些電路共同的弱點就是功耗大，而且電磁輻射也較強。National Semiconductor公司推出了CMOS工藝的低電壓差分信號器件（Low Voltage Differencial Signal, LVDS），LVDS 與其他常見信號參數對照表見表1。LVDS（Low Voltage Differential Signaling）即低壓差分信號傳輸，是一種滿足當今高性能數據傳輸應用的新型技術。LVDS 技術擁有330mV 的低壓差分信號 （250mV min and 450mV max）和快速過渡時間，它允許單個信道傳輸速率達到每秒數百兆比特。

圖1 LVDS器件的工作原理圖

LVDS簡化的收發模型包括驅動器、接收器和連接器，見圖1。LVDS接收器具有很高的輸入阻抗，因此驅動器輸出的電流大部分都流過了100Ω的匹配電阻，并在接收端產生大約350mV的電壓。當驅動器翻轉時，流經電阻的電流方向改變，產生有效的邏輯“1”和“0”狀態。

LVDS具有輸出電壓擺幅低、傳輸速率高的特點。LVDS技術已經在通信網絡中得到普及，廣泛用于筆記本電腦、辦公室成像、工業視覺、測試與測量、醫療和汽車等領域。其測試技術涉及測試PCB設計、抖動信號及分析、誤碼率、眼圖測試等。

表1 常見信號參數對照表

2 信號完整性設計

為了真實測量LVDS信號的指標，在測試板設計中應從高速單板設計和差分信號理論考慮，保證信號的完整性。

在較低數據速率時，驅動器和接收機一般是導致信號完整性問題的主要因素。以往人們通常把印刷電路板、連接器、電纜和過孔當成是簡單的部件，稍加考慮或者無需考慮其他因素就可以很容易地把它們組成一個系統。現在，從邏輯電平0到邏輯電平1的數據上升時間已不到100ps，當這么高速的信號在傳輸線路上傳輸時會形成微波傳輸線效應，這些傳輸線效應對于信號的影響會更加復雜。

2.1 測試PCB設計

（1）至少使用4層PCB：LVDS信號層、地層、電源層、TTL信號層。

（2）使TTL信號和LVDS信號相互隔離，否則TTL可能會耦合到LVDS線上，最好將TTL和LVDS信號放在由電源/地層隔離的不同層上。

（3）使LVDS驅動器和接收器盡可能地靠近連接器的LVDS端。

（4）使用分布式的多個電容來旁路LVDS設備，表面貼電容靠近電源/地層引腳放置。

（5）電源層和地層應使用粗線，不要使用50Ω布線規則。

（6）保持PCB地線層返回路徑寬而短。

2.2 差分線

（1）使用與傳輸媒質的差分阻抗和終端電阻相匹配的受控阻抗線，并且使差分線對離開芯片后立刻盡可能地相互靠近，這樣能夠減少反射并能確保耦合到的噪聲為共模噪聲。

（2）使差分線對的長度相互匹配以減少信號扭曲，防止因其信號的相位差而導致電磁輻射。

（3）盡量減少過孔和其他會因其線路不連續性的因素。

（4）在差分線對內，兩條線之間的距離應盡可能短，以保持接收器的共模抑制能力。

2.3 終端

（1）使用終端電阻實現差分傳輸線的最大匹配，阻值一般在90Ω～130Ω之間，系統也需要此終端電阻來產生正常的差分電壓。

（1）使用精度為1%～2%的表面貼電阻跨接在差分線上，必要時使用兩個阻值各為50Ω的電阻，并在中間通過一個電容接地，以濾去共模噪聲[1]。

3 抖動

抖動可以定義為數字信號在重要時間點上偏離理想時間位置的短期變化。高速信號產生問題的原因很多時候都是由于抖動造成的，LVDS信號出問題很多都是由于時鐘的抖動。高速時鐘信號中抖動的成因是很復雜的，總的抖動成分TJ中包含了確定性抖動DJ和隨機抖動RJ，而DJ和RJ又分別是由很多因素構成。因此LVDS的測試中應包含各抖動分量的測量項目。

確定性抖動DJ來源于系統，例如串擾、碼間干擾和電源的饋通，它是有界的，因此可以用峰峰值來描述。隨機抖動RJ來源于各種物理干擾源，如熱噪聲、散粒噪聲和光介質中的散射，描述隨機抖動的經典方法是其概率密度函數，其一般具有高斯分布特性。高斯函數的上下邊界在無限遠處，因此總的抖動的隨機分量是無界的。LVDS要準確測量DJ和RJ，需要借助于相應的抖動分析軟件。

如果存在多個抖動，所有RJ源必須以rms形式相加，而DJ源必須以線性方式相加，所以總抖動計算如式（1）：

由于LVDS的信號速率比較高，因此要對LVDS信號進行可靠的探測，對于示波器和探頭的要求也非常高，通常測量要求使用2.5G～4G帶寬的示波器，結合抖動分析軟件。LVDS器件往往需要測試抗干擾能力，需要在輸入信號上人為注入抖動，我們使用AWG結合SerialXpress軟件產生抖動信號，該軟件可以產生確定性抖動、隨機抖動、噪聲等信號的加載，并可以設定信號上升時間，非常適合用于LVDS等高速信號的測試。

4 眼圖

眼圖是一種直觀的評價系統信號質量的方法，眼圖張開部分的寬度（眼寬）就是接收波形可以不受串擾影響而進行抽樣的時間。眼睛在特定時刻的張開高度（眼高）決定了系統的噪聲容限。圖2為我們使用泰克公司AWG7082C作為信號源、MSO70404示波器進行眼圖分析的結果。其中 ，圖2（a）是未注入抖動的原始信號，圖2（b）是注入0.2IUI確定性抖動的信號眼圖，圖2（c）是注入0.5UI確定性抖動的信號眼圖，圖2（d）是注入0.05UI隨機抖動的信號眼圖，圖2（e）是注入0.09UI隨機抖動的信號眼圖，圖2（f）是同時注入0.05UI隨機抖動和0.5UI確定性抖動的信號眼圖，圖2（g）是信號注入噪聲后的信號眼圖。

5 誤碼率

圖2 信號眼圖

對于通信等應用，常常必須滿足非常嚴格的誤碼率（BER）要求，例如10-12～10-15位中的錯誤要低于1位。總的抖動將決定錯誤的大小，因為總的抖動包括了隨機抖動，目前能充分保障這樣水平的誤碼率的成熟方法是發送大量的偽隨機數據，而且以一種被稱為誤碼率測試（BERT）的技術來驗證每一位數據是否得到正確的傳輸。對于高的誤碼率情形進行BERT測試，將耗費大量的時間，因此對于日常應用來說不具有實用性。相反，工程師采用眼圖、眼圖掩模和浴缸曲線來對型號完整性是否恰當進行驗證，從而推測出誤碼率。圖3為一個利用浴缸曲線推測誤碼率的例子。其中總抖動Total Jitter和眼圖張開度滿足下面的關系：

圖3 浴缸曲線

6 系統集成

LVDS器件測試包含大量直流參數和時間參數測試，這部分參數一般使用大型測試系統測試，對于抖動、眼圖等測試需要借助示波器、AWG等設備進行測試。我們使用UltraFlex大型測試系統和傳統儀器結合的方案對LVDS器件能夠進行全面的測試，系統組成如圖4。AWG和示波器通過GPIB電纜與UltraFlex連接，通過UltraFLEX主控電腦編程控制測試過程。外部儀器可以當作系統內部資源直接使用，大大簡化了測試時間和復雜度。

測試程序的編寫是在UltraFLEX開發環境下編寫的，使用VB語言，程序編寫前需先安裝VISA32的函數庫。 VISA（Virtual Instrumentation Software Architecture）即虛擬儀器軟件體系結構，虛擬儀器軟件結構中的標準I/O接口軟件稱為VISA庫，它駐留于計算機系統中執行儀器總線的主要功能，為計算機與儀器之間的軟件層連接，實現對儀器的各種操作，用戶可以在調用VISA函數庫的基礎上開發測量控制程序[2]。

圖4 UltraFLEX與傳統儀器結合的LVDS測試方案

7 小結

本文對LVDS測試中可能遇到的問題進行了深入分析，實際被測參數遠不止文中介紹的這幾種，但在上述信號完整性和信號處理的方法下，使用適當的資源，其他參數也都有方法可以進行測試。

[1] 陳偉.高速電路信號完整性[M].北京：電子工業出版社，2009.

[2] 顧大權.基于VISA和SCPI的多點數據測量系統[J].儀表技術，2011，（1）:1-2, 6.