基于XC3S1600E的實時數據采集與處理系統

鄭 勐 王旭柱

(1.中國海洋大學信息科學與工程學院通信與信息系統，山東 青島 266100；2.中國海洋大學信息科學與工程學院電子系，山東 青島 266100)

1 引言

隨著科學技術的發展及數據采集系統的廣泛應用，對數據采集與信號處理系統提出了越來越高的要求。傳統方法通常采用單片機或者DSP作為核心芯片,由于單片機的時鐘頻率相對較低，運行軟件的時間占采用時間很大的比例，很難適應高速采集系統的要求。DSP運行速度雖然快，但是不能夠完成外圍的硬件邏輯控制。FPGA時鐘頻率相對比較高，延時小，因而可以完成高速數據的采集、緩沖和傳輸控制。USB接口具有熱插拔、速度快和外設容量大以及便攜等特性。本文設計并實現了此款便攜式高速、高精度數據采集系統。

2 系統硬件結構

FPGA芯片采用Xilinx公司的Spartan3E系列中的XC3S1600E，該芯片的具有系統門數為150萬門，分布式RAM容量231K，塊RAM容量648K，專用乘法器數量為36，DCM數為8，最大可用I/O及最大差分對數分別為376和156。ADC采集模塊采用了TI公司的具有Ref引腳和偽雙極全差動輸入的16位2MSPS并行ADS8412。用以實現16bit的A/D分辨率及大于1MHz的A/D轉換頻率的雙通道并行數據采集與處理。

該系統可完成兩路中頻信號的采樣處理，單路信號加入到到模數轉換器中，ADS8412將模擬信號轉換為16bit的數字信號。通過FPGA的地址譯碼分時選通AD1和AD2實現雙通道的由AD到FPGA內部FIFO模塊的。相應的信號處理算法在FPGA內部模塊中實現。系統總體結構框圖如下：

3 模擬ADC的選取

本系統采用的ADC芯片是德州儀器公司推出的一款2Msps采樣速率的16位逐次逼近模數轉換器ADS8412。該ADC芯片帶有內部時鐘和基準電壓源，無丟失碼，2MHz采樣頻率時的功耗為175mW，SNR為90dB。有16位和8位可選擇接口，本系統設計采用16位的總線輸出，轉換時鐘由芯片內部產生，360ms的轉換時間可保護2MHz的數據吞吐，模擬輸入信號由+IN和-IN兩個引腳提供。

4 FPGA以及外圍芯片電路配置

Spartan-3E是Xilinx在Spartan-3基礎上，針對用戶對更低成本的需要推出的一款性價比較高的FPGA，主要滿足要求有效邏輯和大量資源的邏輯集成、DSP協處理器和嵌入式控制等應用。由于該系統約需要800K存儲空間，因此選擇XC3S1600E這一款的芯片，芯片的各個內核時鐘信號均是利用DCM來實現。配置方式采用主并行配置方式，FPGA驅動PROM CLK。

5 USB接口電路結構

USB2.0接口芯片采用CY7C680132。該芯片將一個增強型 8051內核、智能 USB串行接口引擎、USB收發模塊、存儲器、串行口等部件集成在一起，減少了芯片的接口時序，使其易于操作。USB接口結構框圖如下：

6 數據采集與處理流程

由于本系統應用中要求對兩個通道中的數據采取不同處理方式。AD1采集熒光信號，AD2采集多普勒信號。當系統啟動后兩個通道同時進行進行2K的數據循環采樣，于此同時對AD1中的數據進行50個連續數據累加檢測，當連續50個數據的和大于事先設置好的觸發門限時，兩個通道都開始進行6K數據的采樣，由于保存了觸發前的兩個通道的2K數據，所以最后兩個通道中的數據都為8K，最后對AD1中的8K采樣信號求最大值和最小值，計算出中間值，通過對AD1中的數據與中間值進行比較得到其下標地址，進而計算出脈沖中間值的寬度。在AD2中對采集的8K數據進行快速傅里葉變換得到其頻譜，最后將以上計算后得到的數據上傳到主機進行顯示。

結束語

本文主要介紹了基于芯片FPGA XC3S1600E的USB接口數據采集系統，通過了以上工作開發了適用于中頻速度的具有廣泛適應性的數據采集系統。該系統的創新之處在于將FPGA的高速數據處理與USB接口器件的高集成度及便攜等特點有機結合。主要應用于基于激發熒光和激光多普勒技術的浮游植物粒徑分布現場在線監測系統中的數據采集與處理部分，在實際應用中根據執行任務不同可以隨時更換軟核模塊，增強了系統的靈活性。

[1]吳振宇，常玉保，馮林.基于FPGA和USB2.0的高速數據采集系統.儀器儀表學報，Vol.27No.6June.2006.

[2]Fast Fourier Transform Data Sheet.Xilinx.Inc.2003.

[3]皮代軍.基于FPGA的高精度實時數據采集系統設計.貴州大學，2010.5.

[4]周俊容.高速數據采集系統.電子工程師，2005.5.

[5]田耘，徐文波，胡彬.XilinxISEDesign Suite10.xFPGA開發指南--邏輯設計篇.人民郵電出版社，2008年11月.

[6]薛小剛，葛毅敏.Xilinx ISE 9.X FPGA/CPLD設計指南.人民郵電出版社，2007年8月.