基于DDS的短波射頻頻率源設計與實現

施華虎，張靈迪

(電子科技大學微電子與固體電子學院，四川成都 610054)

頻率源是現代短波射頻通信系統的核心，對整個系統的正常運行起著決定性的作用。作為射頻電路與系統的核心設備，頻率源的好壞關系著整個系統的穩定性。現在的頻率合成技術正朝著雜散和相位噪聲更低的方向發展，同時還要求有更寬的頻帶和更高的頻率分辨率。直接數字頻率合成(DDS)正是在這種需求背景下發展起來的，它具有極微小的頻率調諧和相位分辨能力。融合了模擬和數字技術的DDS是產生高質量、高頻譜純度、寬頻帶頻率的理想方法。文中基于ADI公司的AD9912芯片提出一個直接頻率合成方案，輸出頻率范圍為46.5～75 MHz。

1 DDS基本工作原理

直接頻率合成器DDS本質上是一種高分辨率的數字分頻器。通過頻率調節字來分頻系統時鐘，以輸出所需的頻率。DDS有兩個顯著特點:(1)DDS工作在數字域，其輸出頻率、相位和幅度可以在數字處理器的控制下，精確而快速地變換;(2)其頻率分辨率主要取決于頻率調節字的位數，可以達到極高的頻率分辨率[1]。

典型的DDS原理框圖如圖1所示。它主要包括:相位累加器，相位-幅度變換器，數/模變換器和低通濾波器。

圖1 典型DDS原理框圖

(1)相位累加器。

對于正弦波而言，雖然幅度不是線性的，但其相位卻是線性變化的，這正是DDS能夠合成正弦波的基礎。DDS根據頻率調節字的位數N，把0°～360°的相位變化平均分成2N等份。假設系統參考時鐘為fs;輸出頻率為fout。在每個時鐘周期轉過一個角度360°/2N，則可以產生一個頻率為fs/2N的正弦波的相位增量。因此，只需選擇恰當的頻率調節字M，使得fout/fs=M/2N，就可以得到所需的輸出頻率fout。

由式(1)可以得到DDS的最小頻率分辨率為

(1)相位幅度轉化器。

根據相位累加器的輸出，可以得到合成fout頻率所對應的相位信息，相位幅度轉化器可以把累加器輸出的數字相位信息變換成相應的幅度值。這個數值以二進制的形式被送入DAC進行數模轉換。此相位到幅度的轉換通過查表操作完成。

(2)D/A數模變換器。

從相位幅度轉換器得到的二進制數字信號被送入數/模(D/A)轉換器中，變換成模擬信號輸出。此處D/A變換器的位數對輸出頻率的分辨率并沒有影響。輸出頻率的分辨率由頻率調節字的位數決定[2-4，6-7]。

2 系統設計

設計中采用低抖動、低雜散的直接數字頻率合成器DDS作為短波射頻通信系統的本振源。整個短波射頻系統的原理框圖如圖2所示。

圖2 短波射頻通信系統的原理框圖

設計采用ADI公司的高端產品AD9912。它最高支持1 GHz的采樣時鐘，并且內置了一個14 bit的D/A變換器，支持48 bit的頻率調節字，最高頻率分辨率為4 μHz。AD9912的突出特點是擁有能編程的輔助直接數字頻率合成器通道，可以降低輸出頻譜中諧波雜散的等級，改進了DDS固有的雜散和噪聲大的缺點[5]。

本設計中采用MSP430F2012單片機作為AD9912頻率輸出的控制器。在啟動DDS芯片前，首先要配置信號IO_UPDATE、PWRDOWN、HOLDOVER 及 S1～S4時鐘使能信號，使AD9912正常工作。DDS上電啟動后，單片機通過SDO、CSB、SCLK向AD9912寫入頻率調節字，輸出HSTL電平的時鐘信號。信號經選擇和電平轉換后，經過輸出驅動器輸出。

AD9912內部集成了采樣時鐘倍頻器，即鎖相環(PLL)。在使用PLL的情況下，采樣時鐘源中的任何噪聲或雜散都會在PLL的環路帶寬以20log x關系被放大，x是頻率放大的倍數。由于輸入時鐘的雜散在輸出的相位噪聲會隨著輸出頻率不同而改變，在采樣時鐘相同的情況下，輸出兩個不同頻率時的相位噪聲關系為[3，8]

從式(3)可以看出，在固定輸出頻率的前提下，盡量提高采樣時鐘速率可以提高輸出頻率的相位噪聲性能。在設計中，為達到最佳的性能，放棄了內部PLL環路，而采用外部高性能PLL輸出的1 GHz采樣時鐘。

2.1 外部環路濾波器設計

外部環路濾波可以將DAC輸出的雜波和鏡像頻譜濾掉，可以平滑輸出波形，對信號的輸出質量有較好地改善作用。外部環路濾波器采用橢圓函數低通濾波器。電路設計時采用分立LC元件構成截止頻率為400 MHz的低通濾器。電路原理及仿真結果如圖3所示。

圖3 環路濾波器原理圖及仿真結果

2.2 編程控制

對AD9912編程是為了實現頻率的步進控制，處理由外部控制輸入的頻率值，由單片機生成頻率調節字，經SPI方式送入DDS中，合成系統所需的頻率。數據寫入時SCLK、SDI、CSB信號由單片機產生，寫入時序嚴格按照SPI協議進行。

3 仿真及測試結果

DDS輸出波形的仿真采用Matlab中的Simulink工具。根據DDS的工作原理及AD9912的數據手冊，可以建立AD9912在Simulink中的模型。AD9912的Simulink模型如圖4所示。

設置頻率調節字 M=14073748835532后，得到DDS輸出信號的頻率為50 MHz，Simulink仿真功率譜密度如圖5所示。

圖4 AD9912在Simulink下的仿真模型

圖5 M=14073748835532的功率譜密度分布圖

射頻短波通信系統中對頻率源的輸出的頻帶寬度要求為46.5～75 MHz，步進頻率為50 kHz。AD9912的輸出分辨率為 fDDS=fs/248，本設計中采樣時鐘1 GHz，最小分辨率可達3.55 μHz，完全可以達到設計指標。圖6是安捷倫頻譜分析儀實測的DDS輸出信號頻譜圖。

圖6 DDS輸出信號頻譜圖

4 結束語

針對射頻短波通信系統中的頻率源要求，分析了整個頻率源的實現方法。搭建了單片機+DDS的實現方法，采用具有雜散抑制通道的新型 DDS芯片AD9912，時鐘輸入采用外部低雜散高性能的PLL信號，增加外部環路濾波網絡，有效提高了輸出信號的質量。通過對輸出信號的測試，驗證了該方案在輸出頻帶46.5～75 MHz內具有相位噪聲小、頻率值精準、頻率分辨率高等特點，滿足短波射頻通信對頻率的指標要求。

[1]ZHANG W.A technical tutorial on digital signal synthesis[M].USA:Analog Devices，1999.

[2]白居憲.直接數字頻率合成[M].西安:西安交通大學出版社，2007.

[3]David B.DDS design[M].USA:Analog Devices，2004.

[4]ADI公司.直接數字頻率合成器(DDS)應用的頻率規劃[J].世界電子元器件，2005(5):99-100.

[5]Anolog Devices.1 GSPS direct digital synthesizer with 14-bit DAC[DB/OL].(2007-09-28)[2010-12-15]www.analog.com/static/imported-files/data_sheets/AD9912.pdf

[6]EVA M，COLM S.Ask the application engineer—33 all about direct digital synthesis[DB/OL].(2004-08-11)[2011-03-20]www.analog.com/library/analogdialogue/archives/38-08/dds.pdf.

[7]林波濤，楊仁忠，陳志偉，等.寬帶低噪遙感衛星模擬信號頻綜源技術研究[J].傳感技術學報，2009(12):1768-1770.

[8]DAVID B.ICs features on-board RAM.determining if a spur is related to the DDS/DAC or to some other source[M].USA:Analog Devices，2007.