一種抗輻照加固1553B總線差分接收器的研制

季輕舟，楊力宏，肖 娟 ，汪西虎

(西安微電子技術研究所研發部，陜西西安 710054)

在航天通信總線系統中，各種設備和主機之間均需專門的通信模塊電路實現，通信模塊電路由協議芯片和發送器、接收器電路組成，其中發送器、接收器是協議芯片與總線之間接口，是其實現正常通信的基礎。隨著航天技術快速發展，如何延長空間核心器件的壽命，已成為倍受關注的焦點問題。在空間輻射環境下，CMOS器件的參數會發生變化，如閾值漂移、晶體管跨導降低等，嚴重的輻照還會使空間MOS核心器件失效。因此研究MOS器件的抗輻照加固，提高其抗輻照能力具有深遠的意義。

文中采用商用 BCDMOS工藝研制了一款5 V 1 Mbit·s-11553B總線接收器，通過版圖設計進行了抗輻照加固，使其芯片具備一定的抗輻照能力。

1 接收器的電路設計

接收器模塊由輸入濾波放大、比較采樣、接收邏輯部分組成，其內部電路等效架構如圖1所示。總線上的信號首先經過濾波器對總線上的高頻噪聲信號進行消除，然后通過差分放大器抑制總線上的共模信號，同時放大差模信號，接著將所放大的差分信號比較采樣，最終對比較采樣輸出的信號進行邏輯運算并輸出。

圖1 接收器模塊內部電路等效架構圖

圖2為接收器模塊輸入濾波放大電路設計圖。由RC濾波和差分放大器組成。RC時間常數設計為0.063 μs，分別對上高于15.9 MHz的干擾信號進行濾波，并將總線接收信號幅度放大，以利于后級比較器對其進行采樣，最終提高接收器接收信號的準確度。

若在電橋平衡的條件下，差分放大器僅對差模分量Vdm做出響應，而不顧共模信號Vcm。如果電橋不平衡，差分放大器不僅對差模分量Vdm做出響應，而且對共模信號Vcm做出響應。考慮電橋不平衡的差分放大器的電路如圖3所示，假設其中3個電阻具有標稱值，而第4個電阻表示為R2(1-ε)用以考慮電橋不平衡度。

圖2 接收器模塊輸入濾波放大電路

圖3 差分放大器的電路

應用疊加原理有

將式(2)表示為一種更有意義的形式

由于電橋不平衡的緣故，此電路不僅對Vdm，而且還對Vcm做出響應，分別稱Adm和Acm為差模增益和共模增益，僅在ε→0的極限情況下，才得到理想的Adm=R2/R1和Acm=0。

此電路的共模抑制比為

對于給定的ε，差分增益R2/R1愈大，電路的CMRR愈高。為實現高CMRR，需要進一步減小ε，要使CMRRdB＞40 dB，則電阻失配。

圖4為接收器模塊比較采樣電路設計圖，由4個比較器組成。采用4個比較器分別對放大后的b1和b10的信號進行同相和反相采樣，采樣電壓根據系統要求決定。對于b1形成同相信號b13、反相信號b18，對于b10形成同相信號b17、反相信號b19。

圖4 接收器模塊比較采樣電路設計圖

圖5為接收器模塊接收邏輯電路設計圖。由多個非門和與非門組成。主要實現3個功能:BUSB和的差分信號輸出、同相信號屏蔽;信號運算輸出;使能信號控制。利用3輸入與非門和2輸入與非門實現鎖存功能。首先采用3輸入與非門實現BUSA和的差分信號輸出、同相信號屏蔽功能。具體方法為:將b18和b17進行先非運算再與非門運算;將b19和b13進行先非運算再與非門運算。如果BUSA和為差分信號，則b18和 b17、b19和b13相位相同，與非門輸出BUSA信號;如果BUSA和為同相信號，則b18和b17、b19和b13相位相反，與非門輸出低信號。對BUS信號的同相采樣輸出信號和反相采樣輸出信號通過鎖存器進行運算，最終形成穩定的輸出信號。利用與非門實現使能信號對輸出信號的控制，同時形成兩相互不重疊的信號。

圖5 接收邏輯控制電路設計圖

3 版圖加固設計

由于晶體管的輻射加固可以采用工藝加固和設計加固兩種方式實現，在此采用了設計加固途徑進行，通過版圖設計對閂鎖效應、場區和電參數的輻射效應進行加固。

3.1 針對閂鎖效應的電源、地線設計

在版圖電源線、地線的設計時，盡可能增加VDD和GND的接觸數量，從而降低電源、地在體硅內的電流密度，降低在橫向電阻上的電壓降。設計電源接觸的位置按下列規則:

(1)VDD接觸盡可能的接近P阱，GND接觸盡可能的接近N阱。

(2)每個VDD接觸，在P阱中有一個鄰近的相應的GND接觸。

(3)VDD接觸盡可能的置于N阱的所有邊緣，GND接觸盡可能的置于P阱的所有邊緣。

(4)所有的VDD和GND接觸的面積設計得盡可能大，以降低電阻。

3.2 針對閂鎖效應的雙保護環版圖結構設計

此次抗輻照電路的設計基于商用BCD工藝，其低壓NMOS晶體管采用P+和N+雙保護環，P+環接晶體管的源極或VSS，N+環接晶體管VDD;低壓PMOS晶體管采用N+和P+雙保護環，N+環接晶體管的源極或VDD，P+環接VSS;至于LDMOS晶體管，該工藝設計規則要求采用P+、N+、P+、N+4層保護環結構，PMOS晶體管采用的N+埋層和N+和P+雙保護環設計消除了寄生襯底PNP和橫向PNP的影響，NMOS晶體管采用的N+埋層和P+和N+雙保護環設計消除了寄生襯底PNP和NPN的影響，所以說這種結構可有效地防止閂鎖效應。

3.3 場區加固版圖設計

消除場區邊緣輻射寄生漏電的方法之一是避開場區，使電路中MOS器件不存在場區邊緣，從版圖設計上實現MOS器件的場區加固。鑒于商用BCDMOS Process為常規工藝，沒有采取抗輻照措施，所以低壓器件的場區加固版圖設計均采用如圖7所示H柵結構。H結構柵結構使NMOS器件的有源區在柵的方向大于注入區，即在注入區和場氧之間留有一條區域，這樣可有效避開場區，沒有場區寄生管。

3.4 抑制電參數變化的版圖設計

(1)輸入差分對和電流鏡晶體管的匹配。

圖7 H柵結構

版圖設計上，運放和比較器輸入差分對管采用多單位交叉耦合設計技術，對稱連線，盡可能提高差分對管對稱性;電流鏡采用單元并聯的方式，提高電流比例精度，這些措施都可減小輻射誘發的閾值電壓變化量差異及漏電特性差異。

(2)電阻的匹配。

帶隙基準電路的輸出電壓與電阻的比例密切相關。版圖設計中，考慮了這些電阻的布局和匹配。將存在比例關系的電阻均采用同一電阻單元的串并聯方法實現，將電阻單元呈陣列分布，串聯電阻交叉串聯匹配，并在電阻陣列的最外側設計DUMMY，目的是減小工藝因素對電阻比值的影響。

4 電性能測試及抗輻照試驗

利用FLEX混合信號測試系統對該電路進行測試，測試結果如表1所示。圖8為示波器測試接收器輸出的波形。測試結果表明，接收器的電參數滿足系統要求。同時對該電路進行了抗輻照摸底試驗，對試封的收發器電路取樣4只進行了γ總劑量輻照摸底試驗;現場試驗采用1553B總線系統環境，判據為總線通訊是否正常，試驗后對電路進行了電參數測試，電路參數正常;現場γ總劑量最大為87 krad(Si)時，總線通訊正常。對試封的收發器電路取樣5只進行了單粒子輻照摸底試驗;采用3種粒子對開帽后的5只樣品進行轟擊，注量率為104ions·cm2·s-1，每只樣品電路累計注量達到107，沒發現有單粒子閂鎖發生，5只受試電路功能正常。

表1 接收器測試結果

續表1

圖8 示波器測試接收器輸出波形圖

5 結束語

設計了一種低功耗的抗輻照加固5 V 1 Mbit·s-11553B總線差分接收器，采用商用 BCDMOS Process，該電路差分結構不僅對總線上的高頻噪聲有濾波作用，而且對總線上的共模信號進行抑制，在解決輸出脈寬、接收閾值、輸出多脈沖、輸出脈寬展寬、總線偏移等問題的同時，降低了芯片的功耗。通過版圖設計對閂鎖效應、場區和電參數的輻射效應進行加固。試驗結果表明，電路的性能良好，可廣泛用于1553B總線系統。

[1]王竹一，薛海衛.一種輻照加固的航空總線收發器電路設計[J].電子與封裝，2009，9(4):25-29.

[2]賀磊，于宗光，邢萬.用于RS2485通信的差分線性收發器的設計[J].微電子學，2008，38(4):589-592.

[3]張小平，雷天民，楊松，等.CMOS集成電路的抗輻射設計[J].微電子學與計算機，2003，20(z1):68-70.