采用CPLD的通用高速模糊控制器

薛大慶

哈爾濱達宇通信技術有限公司，黑龍江 哈爾濱 150080

模糊系統技術具有語詞計算和處理不精確性、不確定性信息的能力，是解決許多實際復雜控制問題的有效方法。模糊控制器利用模糊集合理論將專家知識或操作人員經驗形成的語言規則直接轉化為自動控制策略。通常使用模糊規則查詢表，用語言知識模型來設計和修正控制算法。

CPLD復雜可編程邏輯器件，是一種用戶根據各自需要而自行構造邏輯功能的數字集成電路。具有編程靈活、集成度高、設計開發周期短、適用范圍廣、開發工具先進、設計制造成本低、對設計者的硬件經驗要求低、標準產品無需測試、保密性強。可實現較大規模的電路設計，被廣泛應用于產品設計生產中。

Altera的MAXII 系列CPLD具有低功耗、低成本、高速度等特點，在現有CPLD產品中具有一定的優勢。

1 模糊控制器結構

整個控制器硬件分為3部分：

1）模糊化：利用規定的隸屬函數將真實的確定量轉換成模糊量；

2）模糊推理及結論合成：利用以IF-THEN形式給出的控制規則將輸入模糊量轉化為輸出模糊量，并將多條控制規則所形成的輸出加以合成；

3）結果非模糊化：將控制器輸出的模糊結果非模糊化，形成控制所需的確定值。

2 模糊控制器設計

1）模糊化

對于模糊化這里采用最簡便易行的查表法，利用MAXII內嵌的8kFLASH存儲器可以很容易構成一個模糊化表，變量量化采用8bit，模糊化結果為6bit，每個確定值模糊化后為{NL,NS,PS,PL},模糊結果采用兩個8bit，分別是2bit隸屬度（11=NL,10=NS，00=PS,01=PL），6bit隸屬度值。邏輯結構如圖2。因為每次精確值輸入均轉化成兩項模糊值，所以每次精確值輸入對應兩次輸出值。

圖1

圖2

2）模糊推理及結論合成

下表是本設計所采用的推理規則：

0 E NL NZ PZ PL NL PL PZ PZ NZ NZ PZ NZ NZ NL PZ NZ NZ NL NL PL NZ NL NL NL CE 際復的語修正

每條規則對應一個推理器。其VHDL程序如下：（此處省略該程序）

將輸出分別送入推理器，由于每次精確值輸入對應兩次模糊值輸出，所以在一次運算中推理器每個工作兩次，共產生32個結果。

綜合器將結果綜合，產生一個模糊結論向量。綜合算法采用模糊加法。

為了節約CPLD中的邏輯資源，綜合器采用串行工作方式，先將結果存儲器清零，然后每個結果依次與結果存儲器相加，最后產生結論向量。

3）非模糊化：非模糊化采用重心法，公式為：非模糊化結果直接以PWM形式輸出。

3 結論

通過對設計的計算機模擬和在某型等離子切割機機頭調高器中的實際應用表明，采用CPLD設計通用高速模糊控制器具有以下特點：

1）電路簡單：與采用的DSP或FPGA相比可大大簡化電路，降低功耗，提高抗干擾能力；

2）控制運算速度快：采用MAXII時經測定運算速度可達到每秒1000萬條規則，和DSP相當，遠遠高于單片機控制器；

3）實用性強：CPLD使用設計簡單，可現場編程，控制算法，修改容易；

4）成本低：CPLD價格遠低于DSP和FPGA，與單片機相當，還可將其他邏輯電路集成在芯片內，進一步簡化電路，降低成本。

[1]李士勇.模糊控制.神經控制和職能控制論.哈爾濱工業大學出版社，2004，1.

[2]陳梅，楊琳琳，李鑫.直流調速系統的模糊/PID控制器設計，2008，2.

[3]MAX II Device Handbook.Altera Corporation，2009，8.