CMOS電路IDDQ測試電路設計
2011-04-12 00:00:00江耀曦邵建龍楊曉明何春
現代電子技術 2011年16期
摘要：針對CMOS集成電路的故障檢測，提出了一種簡單的IDDQ靜態電流測試方法，并對測試電路進行了設計。所設計的IDDQ電流測試電路對CMOS被測電路進行檢測，通過觀察測試電路輸出的高低電平可知被測電路是否存在物理缺陷。測試電路的核心是電流差分放大電路，其輸出一個與被測電路IDDQ電流成正比的輸出。測試電路串聯在被測電路與地之間，以檢測異常的IDDQ電流。測試電路僅用了7個管子和1個反相器，占用面積小，用PSpice進行了晶體管級模擬，實驗結果表明了測試電路的有效性。
關鍵詞：IDDQ測試;測試方法;電流檢測;CMOS電路
中圖分類號：TN710-34;TP206 文獻標識碼：A 文章編號：1004-373X(2011)16-0131-02
