一種新的基于FPGA的數(shù)據(jù)格式轉(zhuǎn)換方法
2011-04-12 00:00:00唐小明張濤王貞杰白松
現(xiàn)代電子技術 2011年16期
摘要：針對目前多數(shù)的FPGA都支持浮點IP核，卻較少關注數(shù)據(jù)源獲取的問題，提出了一種數(shù)據(jù)格式轉(zhuǎn)換方法。使用VHDL語言，采用流水線處理方式將ASCII碼所表示的一定范圍內(nèi)的實數(shù)轉(zhuǎn)換為單精度浮點數(shù)。經(jīng)過ModelSim功能仿真和實際下載驗證，該設計的轉(zhuǎn)換時間可達10-1μs量級。利用Matlab對轉(zhuǎn)換結(jié)果進行分析驗證，該方法的轉(zhuǎn)換精度可達10-9。在此采用的設計結(jié)構(gòu)合理，可為浮點IP核提供數(shù)據(jù)源。
關鍵詞：單精度浮點數(shù)；流水線處理；FPGA；IP核
中圖分類號：TN710-34 文獻標識碼：A 文章編號：1004-373X(2011)16-0110-03
