基于VMM構(gòu)建可重用驗證平臺
2011-04-12 00:00:00段承超徐金甫
現(xiàn)代電子技術(shù)
2011年8期
摘要：傳統(tǒng)的驗證平臺編寫復雜，且難以在不同設計之間重用。采用Syslem Verilog支持的VMM驗證方法學，并結(jié)合帶約束的隨機驗證和覆蓋率驅(qū)動的驗證技術(shù)，構(gòu)建可重用驗證平臺，完成對uART模塊的驗證。與直接測試方法相比，該驗證平臺不僅能夠有效提高驗證效率，而且在模塊級和系統(tǒng)級驗證過程中，能夠重用該驗證平臺或驗證組件。
登錄APP查看全文
