ASIC后端設(shè)計(jì)中的時(shí)鐘樹綜合

摘要：時(shí)鐘樹綜合是當(dāng)今集成電路設(shè)計(jì)中的重要環(huán)節(jié)，因此在FFT處理器芯片的版圖設(shè)計(jì)過程中，為了達(dá)到良好的布局效果．采用時(shí)序驅(qū)動布局．同時(shí)限制了布局密度；為了使時(shí)鐘偏移盡可能少．采用了時(shí)鐘樹自動綜合和手動修改相結(jié)合的優(yōu)化方法一并提出了關(guān)于時(shí)鐘樹約束文件的設(shè)置、buffer的選型及手動修改時(shí)鐘樹的策略，最終完成了FFT處理器芯片的時(shí)鐘樹綜合并滿足了設(shè)計(jì)要求。