ASIC后端設計中的時鐘樹綜合
2011-04-12 00:00:00周廣何明華
現代電子技術
2011年8期
摘要：時鐘樹綜合是當今集成電路設計中的重要環節，因此在FFT處理器芯片的版圖設計過程中，為了達到良好的布局效果．采用時序驅動布局．同時限制了布局密度；為了使時鐘偏移盡可能少．采用了時鐘樹自動綜合和手動修改相結合的優化方法一并提出了關于時鐘樹約束文件的設置、buffer的選型及手動修改時鐘樹的策略，最終完成了FFT處理器芯片的時鐘樹綜合并滿足了設計要求。
登錄APP查看全文
