Altera演示基于模型的FPGA浮點DSP工具

Altera公司演示了使用FPGA的浮點DSP新設(shè)計流程,這是基于模型的浮點設(shè)計工具,支持在FPGA中實現(xiàn)復(fù)數(shù)浮點DSP算法。Altera浮點DSP設(shè)計流程包括集成在DSP Builder高級模塊庫中的Altera浮點DSP編譯器、Quartus II RTL工具鏈、ModelSim仿真器,以及 Math-Works MATLAB和Simulink工具,簡化了FPGA的DSP算法實現(xiàn)過程。浮點設(shè)計流程結(jié)合并集成了算法模型和仿真、RTL產(chǎn)生、綜合、布局布線以及設(shè)計驗證級等。通過功能集成,在算法級和FPGA級實現(xiàn)了快速開發(fā)和設(shè)計空間管理,最終減少了在設(shè)計上的投入。

Altera新的設(shè)計流程適用于解決要求較高的線性代數(shù)問題,這類問題一般需要浮點提供的動態(tài)范圍。BDTI測試了可參數(shù)賦值的浮點矩陣求逆設(shè)計。矩陣求逆是雷達系統(tǒng)、MIMO無線系統(tǒng)以及醫(yī)療成像和很多其他DSP應(yīng)用所使用的代表性處理功能。