超薄氧化層制備及其可靠性研究

劉國柱，陳 杰，林 麗，許 帥，王新勝，吳曉鶇

（中國電子科技集團公司第58研究所，江蘇 無錫 214035）

1 引言

集成電路工藝的發展遵循摩爾定律，朝著高集成度、高速、低功耗方向不斷發展。集成電路的特征尺寸已由十幾微米發展到了現在的幾十納米。柵氧化層是MOS集成電路的核心，其質量直接決定了MOS器件的可靠性及壽命。熱生長氧化層（SiO2）具有高密度、低缺陷、低界面態密度、高電介質強度（1×107MV.cm-1）、絕緣性好（1×1017Ω.cm）等優點，由于SiO2的優良特性，使其成為傳統的MOS電路柵氧的首選材料，甚至被延用到深亞微米工藝中[1～3]。

隨芯片集成度的提高，器件尺寸和電參數必須等比例縮小，對于0.18μm MOS器件柵氧厚度約2nm～4nm，對于0.15μm MOS器件約2nm ～3nm[3]。5nm以下的SiO2，上電后的傳導電流會由FN隧道電流轉變成直接隧道電流；3nm以下的SiO2，直接隧道電流占主要成分。

限制柵氧厚度的等比例縮小因素很多，如介電特性退化、電壓應力引起的擊穿降低、工藝中引入的缺陷、多晶硅柵的雜質穿透和載流子耗盡等，所有這些因素都會使MOS管柵氧厚度等比例縮小受到限制。用干法氧化生長超薄氧化層具有厚度均一、致密、無針孔、可重復等特點，同時干氧的摻氯氧化還具有以下特點：

（1）能夠提高氧化速率（10%～15%）；

（2）中和界面處電荷堆積，減小MIC[3]。

本文采用了常規的干氧方法制備4nm ～5nm超薄氧化層，具體工藝要求主要有：

（1）氧化工藝顆粒規范為>0.2 μm顆粒小于50個；

（2）氧化層厚度的均勻性的規范為小于2.5%；

（3）氧化層電荷的規范為可移動離子不超過2×1010cm-2。同時，采用恒流法來表征氧化層的可靠性。

2 超薄氧化層擊穿機理

超薄柵氧化層的擊穿可以分為兩個階段：

（1）第一階段

擊穿形成階段，它占據了SiO2弛預電導的絕大部分時間，其特點是：SiO2中新生陷阱電荷的產生以及原生、新生陷阱俘獲FN隧道注入電子，形成空間電荷，SiO2內部發生電荷的積累，積累的電荷量達到一定程度后，就會使得SiO2內部的局部電場增加到某一臨界值（SiO2本征擊穿電場強度：8MV.cm-1～12MV.cm-1）。同時該臨界值隨著氧化層厚度增加略呈現下降趨勢；氧化層的壽命由該階段中的電荷積累時間決定。

（2）第二階段

突變失控階段，在熱或電的正反饋作用下，是氧化層發生不可逆轉的電學擊穿[2,4～7]。

3 超薄氧化層的表征

超薄氧化層的常規表征方法為經時擊穿法（TDDB-Time dependent dielctric breaktion），在強電場作用下，MOS器件的柵介質會由于不同原因導致漏電或擊穿，致使器件失效[2,4～7]。TDDB特性的測試方法主要有恒定電流源、恒定電壓源、斜坡電流源及斜坡電壓源等。本文通過制作MOS電容的方法，采用恒定電流表征超薄氧化層可靠性。其中，測試區域的結構采用多晶包有源區，N型電容結構面積是200μm×300μm，測試電流密度5×10-9A.cm-2。

4 實驗及討論

本文采用干法熱氧化生產方式制備4nm～5nm的超薄柵氧化層，主要討論清洗工藝對柵氧層可靠性影響，同時對比優化柵氧化生長工藝條件。

4.1 清洗工藝

在亞微米/深亞微米集成電路制造中柵氧前的清洗工藝與柵氧的生長工藝同樣重要。對于制備4nm～5nm的柵氧工藝，清洗工藝不僅要消除裸硅表面的沾污外（如有機物雜質、金屬離子、顆粒、沾污和自然氧化層），還要盡可能地減小清洗液對裸硅表面的損傷。

常規應用于柵氧前清洗工藝清洗液有：

（1）酸性化學液SPM，即H2SO4:H2O2=3:1的混合液，可去除各類有機物雜質和沾污；

（2）堿性化學液APM，即NH3.H2O、H2O2和H2O的混合液，可去除顆粒等雜質；

（3）稀釋的HF（如質量比為2%）溶液可以去除自然氧化層。

傳統的RCA清洗工藝步驟為：H2SO4/ H2O2去有機物→HFdip→NH4OH/H2O2去顆粒→HCl/ H2O2去金屬。由于使用的清洗液濃度高，在去顆粒和有機物的同時會對硅片造成一定的腐蝕，形成損傷（damage）和微缺陷（roughness），造成柵氧化層的早期擊穿。

4.1.1 界面自然氧化層

在硅片清洗完成以后，硅片表面為潔凈的單晶硅，如果暴露在空氣中，會生長一層自然氧化層。而由于空氣中的氧氣含有各種雜質，使該層自然氧化層的質量變差，在此自然氧化層上再繼續生長，會降低其氧化層質量，所以應當避免和減少自然氧化層的生長。硅片清洗完成以后，應立即放入通高純氮氣的內管之中，這樣可以減少自然氧化層的生長。

采用2%H F、2%H F+S P M+A P M、2%HF+APM+SPM清洗后，硅片表面自然氧化層厚度分別約：0.297nm、0.876nm、1.012nm。對采用2%HF漂洗硅片20s后，考察硅片表面自然氧化層隨時間生長情況（凈化級度：100），如圖1所示，在前1h內自然氧化層生長速率較慢，1h～2h內生長速率約是1h內的6倍。

因此，綜合清洗液和清洗后時間對硅片表面自然氧化層的影響，本文的清洗工藝為：

（1）清洗方法是2%HF+SPM+APM；

（2）清洗后在1h內立即做超薄氧化層生長工藝。

4.1.2 APM配比對QBD影響

采用2%HF+SPM+APM清洗流程，柵氧化生產工藝一定的條件下，對比兩種配比APM（NH3.H2O/H2O2/H2O）清洗工藝對柵氧化層可靠性能的影響，其中APM1、APM2中的NH3.H2O體積含量分別為10%、5%。如圖2所示，APM2的RCA清洗工藝，其QBD要優于APM1的RCA清洗工藝，其主要原因就是前者的NH3.H2O濃度較高，對硅襯底表面的損傷致使早期失效高，同時擊穿電荷量QBD差。

4.2 熱氧化生長工藝

根據氧化生長機理，氧化速率主要由工藝溫度和氣氛兩個因素決定。氧化層厚度和均一性主要取決于氧化工藝時間控制，一般采用較長的氧化生長時間來彌補氧化層厚度及均一性，即降低氧化速率。

降低氧化速率的方法有：

（1）降低氧化溫度；

（2）改變氧化氣氛，如選擇干氧氧化或氮氣分壓氧化。

干氧氧化下生長的氧化層比濕氧氧化的條件更致密，采用氮氣分壓氧化，可以進一步降低氧化速率，增加氧化時間，提高氧化層生長的穩定性。而氧化層厚度均一性、致密性、缺陷等直接影響到超薄氧化層可靠性。因此，工藝溫度、氣氛、退火方式選擇會直接影響到超薄氧化層的質量。

為研究氧化生長工藝溫度、氧化方式對超薄氧化層可靠性的影響，本文采用了4.1中APM2的RCA清洗方法，僅改變工藝溫度、氧化方式，制備了5nm超薄氧化層，具體工藝條件見表1。其中條件1采用了分三步退火氧化（退火10min+氧化+退火10min+氧化+退火10min），其余均是常規氧化后原位退火。

由圖3和表2可以得知，條件3的氧化層質量較優，即在800℃摻氯氧化的氣氛環境下生長氧化層，并經過800℃退火10min，可以制備5nm氧化層，其恒流法測試結果：最大擊穿電壓49.1V，平均擊穿電壓7.1V，擊穿電場16.62MV.cm-1，早期失效率3.85%，擊穿電荷量QBD>15C.cm-2點可以達到61.54%。

對比條件1與條件2，唯一不同的是溫度和退火氧化的方式不一，可見分三步退火氧化的工藝條件有助于改善早期失效和提高擊穿電荷量，推測其三步退火氧化可以改善氧化層的致密性，同時有助于減小氧化層的缺陷。

5 結論

本文基于超薄柵氧化層SiO2的擊穿機理和恒流法可靠分析法，采用了干法氧化法制備了4nm～5nm超薄柵氧化層，并研究了清洗方法、氧化溫度、氧化方式等工藝因素對超薄氧化層的可靠性影響。

實驗發現，在850℃、900℃等高溫的條件下，可以通過干氧N/O分壓的方法制備厚度4nm～5nm、均一性小于2.0%超薄氧化層，且900℃的三步退火氧化方式（退火+氧化+退火+氧化+退火）有助于改善早期失效和提高擊穿電荷量QBD；在RCA清洗工藝過程中，APM中的NH3.H2O含量過高，會對襯底硅表面產生損傷，致使氧化層的早期失效高，且擊穿電荷量QBD低。實驗優化，在800℃、O2/DCE、原位N2退火等條件下，可以制備可靠性能較優的4nm～5nm氧化層。

［1］郝躍，劉紅俠.微納米MOS器件可靠性與失效機理[M].北京：科學出版社，2008. 148-265.

［2］施敏，伍國玨.半導體器件物理[M].西安：西安交通大學出版社，2008. 163-179.

［3］韓鄭生，等.半導體制造技術[M].北京：電子工業出版社，2009. 213-218.

［4］Suehle J S, Vogel E M, Roitman P, et al. Observation of latent reliability degradation in ultrathin oxides after heavyion irradiation[J]. Appl. Phys. Lett., 2002, 80（7）：1 282-1 284.

［5］Ueng S Y, Chao T S, Wang P J, et al. Superior Damage-Immunity of Thin Oxides Thermally Grown on Reactive-Ion-Etched Silicon Surface in N20 Ambient[J].IEEE TRANSACTIONS ON ELECTRON DEVICES.

［6］Wang B, Suehle J S, Vogel E M，et al. The Effect of Stress Interruption and Pulsed Biased Stress on Ultra-Thin Gate Dielectric Reliability[M]. IRW FINAL REPORT. 2000, 74-79.

［7］Bernstein J B, Gurfinkel M, Li X j, et al. Electronic circuit reliability modeling[J]. Microelectronics Reliability, 2006.46：1 957-1 979.