基于時頻分析的引信模擬器系統設計*

袁漢欽 吉禮超

(海軍駐景德鎮地區航空代表室1) 景德鎮 333001)

(海軍駐航空科技集團公司代表室2) 成都 610100)

基于時頻分析的引信模擬器系統設計*

袁漢欽1)吉禮超2)

(海軍駐景德鎮地區航空代表室1)景德鎮 333001)

(海軍駐航空科技集團公司代表室2)成都 610100)

提出了基于時頻分析的新型調頻引信模擬器的硬件設計方案,以DSP系統為核心構建了時頻分析算法實現的硬件平臺,重點就調制電路,濾波電路進行了設計仿真。

時頻分析;引信;DSP

Class NumberTN911.7

1 引言

在傳統引信信號處理中,人們分析和處理信號的方法是傅立葉變換。但是,傅立葉變換是一個整體變換,在整體上將信號分解為不同頻率分量,對信號的表征要么完全在時域,要么完全在頻域,作為頻域表征的功率譜,不能告訴我們某種頻率分量出現在什么時間及其變化情況。然而在實際應用場合中,引信的差頻信號都是非平穩信號。其統計量是一個時變函數,對信號進行單一時域或頻域分析不能滿足實際處理的需要,這時最希望得到的是信號頻譜隨時間的變化情況。鑒于此本文將時頻分析的方法應用于新型引信的信號處理設計。

2 引信模擬器系統設計方案

用硬件實現的基于時頻分析的引信模擬器系統的結構如圖1所示。

圖2 基于時頻分析的定距算法流程圖

圖1中各組成部分的功能說明:調制電路產生三角波作為壓控振蕩器的輸入得到三角波調制的發射信號,一部分通過發射天線發射出去,另一部分作為本振與接收天線接收的信號混頻,經過放大濾波,濾除直流分量和高頻分量后得到差頻信號,通過AD轉化后交由DSP芯片處理,當判斷目標在起爆范圍之內后,給出脈沖信號,啟動點火裝置。

DSP模塊完成對目標距離的判斷,其信號流程圖如圖2所示。

3 調制電路的設計

本系統采用三角波線性調制,在調制器設計中主要用到兩個芯片ICL8038和LM317。其功能圖如下所示:

圖3 三角波信號產生電路

ICL8038是一款單片集成電路,其功能為產生正弦波,方波,三角波,鋸齒波以及脈沖的高精度信號發生器。它具有高保真,高線性較大的頻率范圍以及能夠同時輸出正弦波,方波,三角波等特點。

LM317是一款單片集成電路,如圖 3所示。其功能為三端口可調正電壓校準器,支持高于1.5A負載電流,輸出電壓可調,范圍在1.2V～37V之間。它提供內部限流,過熱保護以及安全范圍內的補償[1]。

通過對上述兩款芯片的功能利用,設計本系統的三角波產生電路如圖3所示。

在圖3中,ICL8038的10和11腳間連接一個外加電容,通過對電容C的充放電,電容C兩端的電壓線性增加或線性減小,由于充放電時間相同,從而產生對稱的線性三角波。控制開關的觸發器產生方波。通過調整R1的阻值來控制LM317的可調電流,從而使得其輸出電壓可調,作為ICL8038的輸入電壓從引腳6輸入。產生的三角波由ICL8038的引腳3輸出作為壓控振蕩器的輸入電壓。

4 帶通濾波器的設計

混頻器混頻后的信號即包括有用的差頻信號,還包括直流分量和高頻干擾,因此在信號處理之前要進行濾波得到有用的差頻信號。我們設計的引信模擬器作用范圍為 10m～20m,調制頻率為2kHz,最大頻偏為5MHz,因此帶通濾波器的指標要求是通帶為600kHz～1000kHz,通帶衰減容限為小于1dB,阻帶抑制為大于16dB/倍頻程,增益大于20dB。

由于上截止頻率和下截止頻率之比遠大于一個倍頻程,因此該設計可以用低通濾波器和高通濾波器級聯實現。頻率響應指標被分解為單獨的低通和高通設計。本文中采用一個600kHz高通濾波器和一個1000kHz低通濾波器組成帶通濾波器來提取差頻信號。

該濾波電路設計中采用的運算放大器是MCP602,MCP602是Microchip公司的2.7V～5.5V單電源CMOS雙運算放大器[3]。該器件采用先進的CMOS技術,有偏置電流低、靜態電流消耗少、運行速度快、開環增益高以及滿幅輸出等特點。

為了減少輸入偏置電流及其漂移對電路的影響 ,應使:

根據上面的式子聯立求解可以計算得

設計的低通濾波電路和高通濾波電路級聯即可實現要求的帶通濾波電路,帶通濾波電路如圖4所示[3]。

圖4 帶通濾波器電路

最后組成的帶通濾波器的幅頻響應如圖5所示。從圖中看出濾波器的通帶滿足設計需求。

5 A/D轉換電路設計

A/D電路用來完成對差頻信號的采樣,并將其轉換為數字信號處理交給DSP進行處理。圖6為從混頻器輸出的信號到DSP經過的幾個階段。

圖5 帶通濾波器幅頻特性

在模擬引信系統中選用的ADC為MAX1426。這是一種單片集成的10位 ∑-ΔADC,內部集成了采樣/保持放大電路,極大地減少了外圍器件的數目。內部提供+2.5V電壓基準,也可采用外部提供電壓基準的方式。它的輸入帶寬高達150MHz,轉換率可從0.1MHz～10MHz,在轉換率為2MHz時,信噪比高達61dB,即模擬電壓采樣誤差可以達到0.1%以下(絕對誤差為±LSB)。MAX1426的輸入采樣電壓范圍為-2V～+2V,數字部分既可采用5V電源,也可用3.3V電源,輸出數據為2的補碼形式,可以很方便地與各種電平邏輯的處理器連接而無需電平轉換。

圖6 A/D電路流程圖

因為采樣的速率高達 2MHz,若頻繁的中斷DSP則會造成處理器處理時間的大量浪費,所以,對采樣的數據進行有效的緩沖就顯得十分必要。將采樣的數據先送往FIFO暫存,然后再集中交給DSP處理。這樣就可以有效地節省DSP的處理時間。而且,利用FIFO的讀使能和寫使能可以控制對ADC采樣數據的保存和讀取。

本系統采用的FIFO器件是CY7C429,該器件是一種2K×9的先進先出存儲器。因為ADC的輸出數據是10位的,所以CY7C429的位寬不夠,要用兩個CY7C429并聯。兩個FIFO并聯的電路圖如圖7所示[4]。

圖7 FIFO并聯電路

CY7C429使用的是5V電源,于是前面說的ADC芯片MAX1426的數字部分也采用5V供電。

利用FIFO的R(讀使能)和W(寫使能)當引腳,可以用兩個就緒信號來控制采樣數據的存入和讀取。這樣,可以保證只有當DSP處理完目前的工作并準備就緒后,FIFO才能向DSP送入下一組數據;當DSP讀取完FIFO中所有的數據后,再發一個信號,啟動ADC向FIFO寫數。這兩個就緒信號是由CPLD譯碼產生的,當DSP芯片對I/O中的FIFO地址進行讀操作時,CPLD對地址譯碼,與DSP芯片的讀寫(R/W#)信號、I/O空間選擇信號(IS)相或,并檢測FIFO的數據滿信號,若FIFO的數據已滿,則產生 FIFO的讀信號,如FIFO中的數據還未滿,則給 DSP芯片發等待信號。

6 信號處理模塊設計

我們選擇 TI(Texas Instruments)公司推出TMS320F2812DSP芯片來完成我們對信號的實時處理,它提供了強大的計算能力,集控制器和高性能DSP的特點于一身,是工業界首批32位內含閃存以及高達150MIPS的DSP。圖8為CPU的結構設計。

在較高信噪比情況下,可以通過 WVD最大值法完成差頻信號瞬時頻率的精確估計,因此我們在此討論WVD算法的 DSP實現[5]。

對于輸入無限長信號,不能直接進行計算,對信號進行離散化加窗后才能用于實時的處理。若我們想求t=ta時的WVD,則可利用h(t)對x(t)截短。所以在這里采用的是偽WVD算法。連續的WVD的算法如式(14)。令采樣頻率為 fs,t=n/fs,τ=2k/fs,對頻率離散化 ωm=mπ/M,即一個周期內取M點,窗函數為h(t),時域和頻域離散化的PWVD算法為:

圖8 DSP運算單元結構

當我們用窗函數h(t)在時間軸上對 x(t)作一段一段的截短時,可以把截的每一段都移到時間軸的起點,即 t=0,令g(k)=x(k)x*(k)h(k)h(-k)

式(13)時域和頻域都是離散的,可以用DFT來實現。做DF T時,還應將時域下標由k=-L,…,L,移為 k=0,1,…,2L+1,具體辦法是:令移位后的序列為 g′(k)

式中M=2L+2,為了利用FFT,M可取大于2L+2時的2的整數次冪,這時要在式(14)中間補零。將式(14)代入式(13),得

圖9 WVD算法的實現步驟

7 結語

本文提出了基于時頻分析的模擬引信系統的設計方案,并設計了調制電路以及提取差頻信號的帶通濾波器,給出了信號Wigner-Ville分布的程序實現算法及流程圖,討論了基于信號PWVD的信號瞬時頻率估計的DSP軟件實現,完成了系統的整體設計。

[1]張雄偉,陳亮.DSP芯片的原理與開發應用[M].北京:電子工業出版社,2003

[2]牛燕煒.有源低通濾波器的設計與仿真[J].現代電子技術,2007(12):181～183

[3]李良榮.EWB9電子設計技術[M].北京:機械工業出版社,2007

[4]蘇小妹.軟件無線電調制解調系統的研究[D].長沙:湖南大學,2005

[5]艾俊軼.毫米波高精度測距雷達信號處理及實現[D].成都:電子科技大學,2006

Design of FMFuseSimulator System Based on Time-frequency Analysis

Yuan Hanqin1)Ji Lichao2)
(Aviation Military Representative Office of Navy in Jingdezhen1),Jingdezhen 333001)
(Aviation Military Representative Office of Navy in Aviation Technology Group2),Chengdu 610100)

The article proposed the new FM fuse simulator hardware design which make DSP system as the core to build a time-frequency analysis algorithm hardware platform,designed the modulation circuit,as well as filter circuit.

time-frequency analysis,fuse,DSP

TN911.7

2010年8月15日,

2010年9月22日

袁漢欽,男,碩士研究生,助理工程師,研究方向:信號處理。