基于ＮiosⅡ用戶自定義指令的AES算法實現

摘 要： 提出一種采用ＡＥＳ算法和ＲＳＡ算法相結合的混合加解密算法，并采用Ａｌｔｅｒａ的ＮｉｏｓＩＩ軟核用戶自定義指令功能實現該混合加解密算法。文中主要對該混合加解密算法中的ＡＥＳ算法進行了設計、論述，通過對ＡＥＳ算法的輪變換和密鑰擴展兩部分算法的分析，并在ＮｉｏｓＩＩ軟核上實現其自定義指令，就可以使用簡單的幾條語句快速地實現ＡＥＳ算法，大大地提高了算法實現的靈活性，最后給出了使用ＮｉｏｓＩＩ用戶自定義指令實現與使用ＶｅｒｉｌｏｇＨＤＬ實現ＡＥＳ算法效果的對比分析。

關鍵詞：

中圖分類號： ＴＰ３０９．７ 文獻標識碼： Ａ 文章編號：２０９５－２１６３（２０１１）０３－００８２－０３

Ｉｍｐｌｅｍｅｎｔａｔｉｏｎ ｏｆ ＡＥＳ ｂａｓｅｄ ｏｎ ＮｉｏｓⅡＵｓｅｒ－ｄｅｆｉｎｅｄ Ｉｎｓｔｒｕｃｔｉｏｎ

ＬＩ Ｇａｎｇ， ＦＥＮＧ Ｚｈｉｇａｎｇ

Ａｂｓｔｒａｃｔ： The paper puts forword a method of encrypting data by combining AES and RSA， and implements it by applying the technique of NiosII user-defined instruction in Altera. Firstly， the article mainly describes the design of AES， by analyzing the round transform and the key expand in AES， then puts forward a method for implementing the arithmetic of AES on the soft-core of NiosII， rapidly by several simple codes and greatly increases the flexibility of the algorithm. Finally， this article gives a compared analyis of implementing AES between two methods， including NiosII user-defined instruction and complete Verilog HDL code.

Ｋｅｙ ｗｏｒｄｓ：

０ 引言

隨著ＦＰＧＡ技術的不斷發展，在單片ＦＰＧＡ芯片上集成的晶體管數量越來越多，使得整個嵌入式系統都可以放到ＦＰＧＡ芯片上實現，也就是可編程片上系統（ＳＯＰＣ）。采用ＳＯＰＣ技術可以大大提高系統設計的靈活性、縮短產品開發周期，目前Ａｌｔｅｒａ、Ｘｉｌｌｉｎｘ等主流ＦＰＧＡ芯片廠商都發展了各自的ＳＯＰＣ技術。另一方面，隨著嵌入式網絡功能廣泛地應用在工廠、企業的生產控制設備以及個人的便攜式設備中，采用計算機網絡來傳輸數據已得到廣泛的應用。但由于計算機網絡的開放性、公開性，網絡安全問題則顯得日益突出。因此，設計、開發具有高靈活性的加解密功能的嵌入式網絡設備，對解決嵌入式設備的網絡安全問題具有非常重要的意義。采用高效的加解密算法更是設計、開發先進的加解密設備的必由之路，但傳統的加解密設備都是將固有的加解密算法集成在設備中，不利于用新出現的、高效的算法對設備進行算法升級，從而無法進一步保證對信息加解密的可靠性。針對上述的問題，本文提出了一種采用ＡＥＳ算法和ＲＳＡ算法相結合的混合加解密算法，并給出了采用ＮｉｏｓⅡ用戶自定義指令來實現ＡＥＳ加解密算法的設計方法。

１ 系統總體設計方案

整個系統主要采用Ａｌｔｅｒａ公司的ＳＯＰＣ技術來實現加解密功能，利用其３２位ＮｉｏｓⅡ嵌入式處理器軟核設計的嵌入式系統[１，２]來實現。在加解密算法選擇上，主要考慮其對數據加解密的速度、安全性、靈活性。因而本文選擇了對稱密碼體制的ＡＥＳ算法和公開密碼體制的ＲＳＡ算法。充分利用ＡＥＳ算法和ＲＳＡ算法的優點，采用ＡＥＳ算法來實現分組數據的加解密，而采用ＲＳＡ算法來實現對ＡＥＳ算法的密鑰進行加解密，從而大大提高了系統的安全性和可靠性，系統總體結構如圖１所示。本文主要介紹ＡＥＳ算法在ＮｉｏｓⅡ嵌入式處理器軟核中的實現，對ＲＳＡ算法的實現不在本文論述范圍之內。

２ ＡＥＳ算法

ＡＥＳ算法是一種迭代分組密碼算法，數據分組長度為１２８位，密鑰分組長度可為１２８，１９２或２５６位[３]。對數據分組加解密的輪數主要取決于所采用的密鑰長度，Ｎｂ為數據分組長度除以３２，Ｎｋ為密鑰分組長度除以３２，Ｎｒ為算法變換的輪數。Ｎｒ由Ｎｂ和Ｎｋ共同決定，其關系如表１所示。

ＡＥＳ算法主要由輪變換和密鑰擴展兩部分組成，輪變換主要由３層組成：

（１）非線性層：進行Ｓ盒變換，實現混淆的效果；

（２） 線性混合層：進行ＭｉｘＣｏｌｕｍｎ列混淆變換、ＳｈｉｆｔＲ－ｏｗ行變換運算，從而實現多輪變換之上的高度擴散；

（３） 密鑰加層：實現子密鑰異或到中間狀態。

每一次輪變換都要經過上述三層的變換，但在最后一輪變換中不包括列混淆變換。密鑰擴展部分主要為每一次輪變換提供密鑰，加密過程與解密過程所需要的密鑰相同，只是使用次序不同而已。所以可以將加密過程所得的密鑰存儲下來，以供解密過程的需要。ＡＥＳ算法的加密、解密流程如圖２所示。

３ ＡＥＳ算法在ＮｉｏｓＩＩ中的實現

ＡＥＳ算法可以采用純軟件的形式來實現，但由于軟件的運算速度較低以及以軟件形式實現的ＡＥＳ加密算法存在密鑰數據的不安全性，很容易被別人盜取。所以在實現加密算法的形式上，主要以硬件的形式實現為主。可以以ＡＳＩＣ的形式實現，但其實現成本很高，這里提出一種以ＦＰＧＡ的形式來實現，而只占用很少的芯片資源的方法，即采用ＮｉｏｓⅡ嵌入式處理器軟核來實現。在ＮｉｏｓⅡ嵌入式處理器軟核中，最顯著的一個特點就是用戶自定義指令的使用，最多可提供２５６個用戶自定義指令。一些復雜的、重復的運算邏輯可以通過ＳＯＰＣ Ｂｕｉｌｄｅｒ中的自定義指令向導被定制成指令，從而可以大大提高算法的執行速度。本文正是通過將ＡＥＳ算法中的輪變換和密鑰擴展算法定制成ＮｉｏｓⅡ嵌入式處理器軟核的專用指令，通過對這些指令的軟件編程來實現ＡＥＳ算法的。這不僅可以大大減少算法所占用的芯片資源，更可以獲得比采用純軟件更快的處理速度。

在充分分析了ＡＥＳ算法原理的基礎上，分別將輪變換和密鑰擴展兩部分的子變換定制成ＮｉｏｓⅡ的專用指令，具體劃分如下。

在輪變換中，將密鑰加運算定制成一條自定義指令，通過調用該指令可以實現兩個３２位數據的異或操作，在此基礎上可以實現更多位數據的異或操作。將Ｓ盒變換與行移位運算定制成一條自定義指令，通過調用該指令可以實現對一個３２位數據中的四個字節Ｓ盒變換與行移位運算。將列混淆變換運算定制成一條自定義指令，通過調用該指令可以在加密、解密過程中實現列混淆和反列混淆變換運算。通過對以上定制的自定義指令的調用就可實現加、解密模塊中的輪變換運算以及最后一輪輪變換運算。

在密鑰擴展變換中，涉及的主要有輪常數變換、字節移位變換、Ｓ盒變換等運算，可以根據對算法實現的性能要求來決定是否將這些運算分別定制成自定義指令。不是Ｎｂ整數倍的３２位密鑰擴展運算的實現主要是采用異或邏輯來獲得的，可通過調用輪變換中定制的密鑰加運算自定義指令來實現。Ｎｂ整數倍的３２位密鑰擴展運算的實現可定制成一條具有多個操作選擇的密鑰擴展自定義指令。通過對以上定制的自定義指令的調用就可實現相應輪數的密鑰擴展運算。

以下是一個Ｎｂ整數倍的３２位密鑰擴展運算自定義指令的實現過程，本文采用ＶｅｒｉｌｏｇＨＤＬ硬件描述語言進行設計，部分實現代碼如下。

ｍｏｄｕｌｅ ｍｉｙａｏ（ｃｌｋ，ｒｅｓｅｔ，ｃｌｋ＿ｅｎ，ｓｔａｒｔ，ｄａｔａａ，ｄａｔａｂ，ｎ，ｒｅｓｕｌｔ） ／／ 模塊端口定義

ａｌｗａｙｓ＠（ｄａｔａａ ｏｒ ｄａｔａｂ ｏｒ ｎ） ／／ 擴展算法

ｂｅｇｉｎ

ｔｍｐ＜＝ｒｃｏｎ（ｎ）

ｋｓｈｉｆｔ＜＝ ｄａｔａｂ[２３：０]，ｄａｔａｂ[３１：２４]

ｋｒｃｏｎ＜＝ （ｋｓｂｏｘ[３１：２４] ＾ ｔｍｐ），ｋｓｂｏｘ[２３：０]

ｋｅｘｔｅｎｔ＜＝ （ｋｒｃｏｎ[３１：２４] ＾ ｄａｔａａ[３１：２４]），（ｋｒｃｏｎ[２３：１６] ＾ ｄａｔａａ[２３：１６]），（ｋｒｃｏｎ[１５：８] ＾ ｄａｔａａ[１５：８]），（ｋｒｃｏｎ[７：０] ＾ ｄａｔａａ[７：０]）

ｅｎｄ

ａｌｗａｙｓ＠（ｐｏｓｅｄｇｅ ｃｌｋ）

ｂｅｇｉｎ

ｉｆ（ｒｅｓｅｔ）

ｒｅｓｕｌｔ＜＝０

ｅｌｓｅ ｉｆ（（ｃｌｋ＿ｅｎ＝＝１＇ｂ１）＆＆（ｓｔａｒｔ＝＝１＇ｂ１）） ／／ 時鐘使能和開始執行有效

ｒｅｓｕｌｔ＜＝ｋｅｘｔｅｎｔ

ｅｎｄ

新建Ｑｕａｒｔｕｓ工程，打開ＳＯＰＣ Ｂｕｉｌｄｅｒ。在ＳＯＰＣ Ｂｕｉｌｄｅｒ中選擇系統模塊，編輯ＮｉｏｓⅡ模塊，點擊定制指令選項，點ｉｍｐｏｒｔ選項，添加上述的．ｖ文件并讀入端口列表。如圖３所示，之后再將其添加到系統中完成定制。

在Ｑｕａｒｔｕｓ編譯生成ＮｉｏｓⅡ ＣＰＵ之后，新建ＩＤＥ工程，編寫系統軟件代碼。即可在軟件代碼中調用已定制的自定義指令，上述示例生成的自定義指令為ＡＬＴ＿ＣＩ＿ＭＩＹＡＯ（ｎ，Ａ，Ｂ）。這里ｎ為該條指令的操作選擇，用來產生相應Ｎｂ整數倍的擴展密鑰。設計中通過定制這種多操作的自定義指令，可以用更少的芯片面積實現更多的功能，大大節省了芯片資源。本文中的密鑰加運算、Ｓ盒變換與行移位運算、列混淆變換運算等自定義指令都是采用先編寫相應指令的ＶｅｒｉｌｏｇＨＤＬ代碼來實現的。

采用ＮｉｏｓＩＩ軟核自定義指令方法實現ＡＥＳ算法的運算速度主要取決于ＮｉｏｓＩＩ軟核的運算速度，自定義ＡＥＳ算法中的關鍵指令可以在一個時鐘周期內執行完成，實驗證明采用ＮｉｏｓＩＩ軟核自定義指令實現的ＡＥＳ算法在運算速度、實現成本、算法靈活性等方面都具有很大的優勢，表２給出了在Ａｌｔｅｒａ公司的ＥＰ１Ｃ１２芯片上分別采用ＶｅｒｉｌｏｇＨＤＬ語言實現的ＡＥＳ算法與采用ＮｉｏｓＩＩ軟核自定義指令實現的ＡＥＳ算法在各方面的對比情況。

４ 結束語

采用ＮｉｏｓⅡ軟核自定義指令方法實現的加解密算法，實現了將加解密算法中的復雜繁瑣的運算部分定制成自定義指令，在算法運算速度、算法實現成本、算法靈活性方面都獲得了非常好的性能。隨著密碼學的不斷向前發展，性能好的、優秀的加解密算法會不斷出現，如ＥＣＣ、混沌加密算法等，那么本系統可以通過將新的加解密算法采用ＮｉｏｓⅡ的自定義指令方式來實現，再通過本系統的網絡接口來配置系統中的ＦＰＧＡ，從而實現對系統加解密算法的升級，極大地提高了系統的靈活性。也可以以本系統為開發平臺進行設計、開發新的產品，通過添制新的外設接口ＩＰ，經ＮｉｏｓⅡ的Ａｖａｌｏｎ總線可以很快地開發出新的產品，大大縮短了產品的開發周期。本系統可應用在電子商務、金融設備、工業、網絡等眾多領域。

參考文獻：

[ １ ] 潘松，等． ＳＯＰＣ技術實用教程[Ｍ]． 北京：清華大學出版社，

２００５．

[ ２ ] 周博，等． 挑戰ＳＯＣ－基于ＮＩＯＳ的ＳＯＰＣ設計與實踐[Ｍ]． 北

京：清華大學出版社，２００４．

[ ３ ] 王衍波，等． 應用密碼學[Ｍ]． 北京：機械工業出版社，２００３．