圖形加速器中幾何變換的設計與實現

摘要：針對圖形加速器中幾何變換的特性，提出其軟件設計模型，并采用并行流水線的結構，用硬件設計和實現了圖形加速器中的幾何變換單元，提高了圖形加速器的運行速度；最后將電路下載到FPGA開發板進行了驗證 實驗結果表明，設計的幾何變換電路可以實現其功能，且其并行設計在大規模數據處理過程中更能體現出其良好的性能。