射頻識別閱讀器中信道選擇濾波器的設計*

李 斌,田應洪,張 勇,張潤曦,賴宗聲

1.華東師范大學微電子電路與系統研究所,上海 200062;2.華東師范大學納光電集成與先進裝備教育部工程研究中心,上海 200062

LI Bin,TIAN Yinghong,ZHANGYong,ZHANGRunxi,LAIZongsheng*

1.Institute of Microelectronics Circuit＆System,East China Normal University,Shanghai 200062,China;2.Engineering Research Center for Nanophotonics＆Advanced Instrument,Ministry of Education,East China Normal University,Shanghai 200062,China

射頻識別(RFID)技術在當今無線通信領域應用十分廣泛。相對于 LF(120～135 kHz)波段和 HF(13.56 MHz)波段,UHF波段的 RFID技術能夠在m級距離上提供數百 kbit/s的數據通信,因而備受關注[1]。目前成功商業應用的 UHF射頻識別系統閱讀器往往采用分立元件構造[2],共同的缺點是體積大、功耗大。隨著 CMOS工藝技術的發展進步,如果能夠提供基于 CMOS工藝的單片閱讀器將極大的降低成本,應用前景也將更為廣闊;而且單片集成的閱讀器方案也符合當前多應用[3]便攜式終端的發展趨勢,為未來多應用整合提供可能。

本文設計的信道選擇濾波器用于 UHF RFID閱讀器接收機模擬基帶部分,接收機采用 I/Q兩支路正交的零中頻結構,圖 1是接收機模擬基帶結構圖。根據 EPCglobal C1G2協議要求,UHF RFID閱讀器接收的最高數據速率達到 640 kbit/s,最大信號帶寬不超過 1.28 MHz;對于 40 kbit/s的最低速率,其信號帶寬小于 250 kHz,于是,接收基帶信道選擇濾波器的帶寬為 0.3～1.3 MHz范圍內可調[4]。

圖 1 信道選擇濾波器用于RFID模擬基帶

另外,根據 transmission mask的要求,相鄰兩信道的功率差為 40 d B。在本信道最小信號條件下,仍要保證本信道與相鄰信道同時保持通信,這就要求信道選擇濾波器能夠克服臨道比本道高 40 dB的干擾,于是在設計的時候要求信道選擇濾波器在兩倍頻處有大于 45 dB的抑制。

根據 UHF RFID接收機結構的特點,在多讀寫器環境中,接收機將面臨幅度較大的干擾信號,這就要求濾波器有能力處理大幅度的輸入信號,即對其線性度要求較高。為了得到更高的線性度與更好的噪聲特性,設計采用運算放大器 -RC結構濾波器模式。通過仿真,決定采用六階 Chebyshev低通濾波器結構來實現信道選擇濾波器的設計。

文章首先給出了六階 Chebyshev低通濾波器設計過程;然后給出 Chebyshev低通濾波器的版圖以及濾波器和運放的仿真結果;最后做出結論。

1 六階 Chebyshev低通濾波器設計

1.1 二階 Chebyshev低通濾波節

圖 2給出了其二階低通濾波節(Biquad)結構,其傳遞函數為：

盡管帶內的平坦特性不如 Butterworth近似[5],但它具有更快的幅度衰減特點[6]。

圖 2 二階Chebyshev低通濾波節

從圖 2可以看到,濾波器中的運算放大器接成了緩沖器形式,是典型的雙端輸入、單端輸出的運算放大器。由于緩沖器的兩個輸入端均懸空,當輸入信號為差分形式時,無法構成全差分緩沖器[7]。通常的解決方法是用兩個單端輸出的運算放大器去實現一個全差分結構的緩沖器,即一個運放作為正輸入端,另一個運放作為負輸入端,這就造成了器件數量的加倍,輸入端的匹配也很難達到,所形成的全差分緩沖器的性能并不理想。如何形成全差分的緩沖器,在運放的設計過程中需要著重考慮。

1.2 運放的設計

運算放大器是運算放大器 -RC濾波器的核心部件。根據系統的設計要求,運算放大器開環增益在 70 d B以上,增益帶寬積大于 65 MHz,相位裕度取在 65°～70°左右,SR值應取大于 12 V/μs。上文中提出緩沖器輸入端懸空的問題,采用全平衡差動放大器 FBDDA(Fully Balanced Differential Difference Amplifier)可以方便的解決。

圖 3給出了 FBDDA的示意圖及按照負反饋方式構成的全差分緩沖器結構。FBDDA的輸入輸出關系可以表示為：

Ao為理想狀態下運放的開環增益。當采用負反饋時可以得到如下的關系：

以上關系僅當 Ao→∞時才可以成立,所以在設計運放時開環增益越大越好。

圖 3 FBDDA與全差分緩沖器

圖 4所示為 FBDDA。圖 4(a)是一種兩級結構的運算放大器,是 FBDDA的核心電路,圖 4(b)與圖4(c)所示電路分別用來穩定運算放大器第一級輸出與第二級輸出的共模電平。運算放大器的第一級放大器由兩個差分對構成,使得電路具有四個輸入端。為了獲得良好的噪聲系數,電路的輸入管為PMOS管 (M9、M10、M11、M12),負載管為 NMOS管(M15、M16)。運算放大器的第二級為共源級結構,輸入管采用 NMOS管(M14、M17),負載管采用 PMOS管(M6、M18)。電路采用米勒補償電容(Cc)和調零電阻(Rc)以保證運放的閉環穩定性。經過計算可以得到全平衡差動電路的小信號增益如下式所示：

圖4 全差分差動放大器電路

其中 gm和 ro分別表示 MOS管的跨導和輸出電阻。為了提高運放的增益,可以增大 gm和 ro。經過計算放大器的等效輸入熱噪聲可表示為：

其中 K為波耳茲曼常數(1.38×10-23J/K),T為開爾文溫度。從上式可以看出,要減小整個運放的噪聲,輸入管應使用較大寬長比的 PMOS管,負載管應使用較小寬長比的 NMOS管。一般的共模反饋電路在設計時都是放在第二級的輸出端,用來穩定運放的輸出電壓[8]。本文為了滿足在所有工藝角中運算放大器的性能,在運放的第一級也添加了共模反饋電路,用來穩定第一級的輸出電平。本文設計的兩種不同結構的共模反饋電路如圖 4(b)、4(c)所示。

1.3 六階 Chebyshev低通濾波器設計

圖 5給出了采用 FBDDA構造的二階 Chebyshev低通濾波器結構,圖 6給出了 FBDDA構造的六階級聯 Chebyshev低通濾波器結構 (C2和 C3、C6和 C7、C10和 C11間接參考電平 1.6 V)。

圖 5 全差分二階低通切比雪夫濾波器

圖 6 全差分六階切比雪夫濾波器

為了實現截止頻率的切換并防止由電阻電容誤差引起的頻偏,使用 MOS開關控制接入電路中電阻的大小,電容為固定的 3pf。在電路中通過譯碼器利用數字信號控制開關的通斷,實現了截止頻率在300 kHz～1.3 MHz中可調,表 1為經過優化后信道選擇濾波器的電阻取值方案。

2 版圖設計與仿真結果

本文的六階 Chebyshev低通濾波器采用 IBM 0.18μm工藝進行設計,仿真。圖 7是對濾波器的版圖,面積1 600μm×400μm。

圖 7 六階Chebyshev低通濾波器版圖

圖 8為截止頻率設為 900 kHz時濾波器的交流、噪聲及群時延特性。從圖 8(a)中可以看到,濾波器的 -3 d B帶寬在 900 kHz左右,帶內增益穩定在 0 dB,在 1.8 MHz頻率處具有大于 49 dB的幅度衰減,滿足信道選擇濾波器的設計指標;從圖 8(b)可以看出,濾波器在整個通帶內的群時延在 1μs左右,變化量不超過 0.5μs;在圖 8(c)中,10 kHz頻率處的輸入噪聲電壓為 44 nV/Hz,1 MHz頻率處的輸入噪聲電壓為 80 nV/Hz,通帶內等效噪聲系數為 42 dB,滿足了 UHF RFID閱讀器系統的要求。

圖8 信道選擇濾波器的特性

圖 9是全平衡差動放大器開環情況的幅頻、相頻特性。從仿真的結果可以看出運放的增益為71 dB,GBW為 96 MHz,外接 2 pF電容負載時的相位裕度為 72.7°,可以滿足閉環穩定工作的條件,不會出現振蕩的情況。圖 10是全平衡差動放大器的噪聲特性,可以計算得到等效噪聲系數約為 16 dB。

圖 9 FBDDA開環幅頻、相頻特性

圖 10 FBDDA噪聲特性

表 2總結了 Chebyshev信道選擇低通濾波器在27℃、TT條件下相關性能的仿真結果。對其它工藝角及溫度的仿真結果也均達到系統的要求。

表2 信道選擇濾波器的相關性能仿真結果

3 結論

本文介紹了一種用在 UHFRFID模擬基帶中的信道選擇濾波器,詳細描述了它的工作原理和電路結構,給出了具體的設計過程,獲得了比較理想的噪聲特性和線性度。

[1] Lee Jei-yong,Choi Jae-hong,Lee K H,et al.A UHF Mobile RFID Reader IC with Self-Leakage Canceller[C]//IEEE Radio Frequency Integrated Circuits(RFIC)Symposium.Korea,2007,273-276.

[2]Advanced Universal Reader Architecture(AURA)[EB/OL].At：http：//www.skyetek.com.

[3]Gustafsson M,Parssinen A,Bjorksten P,et al.ALow Noise Figure 1.2-V CMOSGPSReceiver Integrated asa Part of a Multimode Receiver[J].IEEE J Solid-State Circuits,2007,42(7)：1492-1500.

[4]Couch L W.Digital and Analog Communication Systems[M].Fifth Edition,Prentice Hall,1999.

[5] 馬德群.射頻系統內低中頻濾波器的設計和研究[D].復旦大學博士論文,2004.

[6]Su K.Analog Filters[M].Second Edition,Kluwer,2002.

[7]Alzaher H,Ismail M.A CMOSFully Balanced Differential Difference Amplifier and Its Applications.IEEE Transactions on Circuits and Systems-PartⅡ：Analog and Digital Signal Processing,48(6)June,2001.