應(yīng)用于無(wú)線傳感器網(wǎng)絡(luò)的低噪聲放大器設(shè)計(jì)*

張 萌 ，王志功，李智群 ，張 浩

(1.東南大學(xué)射頻與光電集成電路研究所，南京 210096；2.東南大學(xué)集成電路學(xué)院， 南京210096)

傳感器網(wǎng)絡(luò)將是信息獲取(傳感)、信息傳輸與信息處理三大子領(lǐng)域技術(shù)再一次相互融合的產(chǎn)物。某些場(chǎng)合的通信不能依賴于任何預(yù)先架設(shè)的網(wǎng)絡(luò)設(shè)施，而是需要一種能夠臨時(shí)快速自動(dòng)組織網(wǎng)絡(luò)的移動(dòng)通信技術(shù)。因此、傳感器網(wǎng)絡(luò)將逐漸引領(lǐng)人類步入“網(wǎng)絡(luò)即傳感器”的傳感時(shí)代。

低噪聲放大器LNA(low noise amplifier)是射頻接收前端的主要組成部分。由于位于接收前端的第一級(jí)，直接與天線相連，所以它的噪聲特性將對(duì)整個(gè)系統(tǒng)起著決定性作用。同時(shí)，天線接收的信號(hào)一般很弱，所以低噪聲放大器本身必需提供足夠的增益放大信號(hào)，并把有用的信號(hào)完整地傳輸?shù)较乱患?jí)[1]。

本文設(shè)計(jì)的低噪聲放大器，工作在2.4 GHz頻段上，采用SMIC 0.13 μm RFCMOS工藝設(shè)計(jì)。對(duì)于射頻系統(tǒng)，尤其是應(yīng)用于無(wú)線傳感器網(wǎng)絡(luò)節(jié)點(diǎn)中的模塊，功耗是必須首先考慮的問(wèn)題。在此基礎(chǔ)上放大器需提供足夠的增益以及低噪聲系數(shù)，并且滿足一定的帶寬、線性度以及穩(wěn)定度。但是最小噪聲系數(shù)與最大增益是不可能同時(shí)得到的。因此，如何在限定功耗的前提下盡可能實(shí)現(xiàn)輸入輸出功率匹配以及提高低噪聲放大器的噪聲性能成為設(shè)計(jì)中的最大挑戰(zhàn)。

1 低噪聲放大器設(shè)計(jì)

1.1 電路結(jié)構(gòu)

本文采用的低噪聲放大器電路結(jié)構(gòu)如圖1所示。

圖1 低噪聲放大器原理圖

該低噪聲放大器主體電路采用共源共柵的差分結(jié)構(gòu)，由于共柵級(jí)電路的輸入阻抗很小，抑制了共源級(jí)的電壓增益，從而遏制了密勒效應(yīng)，提高了反向隔離度，同時(shí)使輸入阻抗受共源管M1、M2柵漏間電容以及后級(jí)電路影響變小，使放大器穩(wěn)定性增強(qiáng)。

在該結(jié)構(gòu)中，片內(nèi)電阻R1、R2分壓產(chǎn)生偏置電壓Vbias，通過(guò)Rg1、Rg2加在共源管M1、M2柵極，為其提供直流偏置。為了保證較低的噪聲系數(shù)， Rg1、Rg2應(yīng)選取阻值較大的電阻， 以隔離偏置電路中電阻R1、R2帶來(lái)的噪聲。晶體管M3、M4為共柵MOS管。片內(nèi)源極電感Ls1、Ls2以及M1、M2柵源間附加電容Cex1、Cex2配合柵極片外電感Lg1、Lg2，實(shí)現(xiàn)低噪聲放大器的輸入匹配。電感Ld1、Ld2分別和電容Cd1、Cd2并聯(lián)，再分別與Cd3、Cd4串聯(lián)，實(shí)現(xiàn)低噪聲放大器的輸出匹配。

分析圖1所示差分共源共柵放大器的半電路工作狀態(tài)，對(duì)于工作于飽和區(qū)的MOS管有[2]

為保證低噪聲放大器滿足較小的噪聲系數(shù)，放大電路中的MOS管的柵長(zhǎng)應(yīng)盡量選擇最小值，本工藝最小柵長(zhǎng)為0.13 μm，所以，共源管M1和共柵管M3的柵長(zhǎng)L1、L3皆設(shè)為0.13 μm。在此情況下，改變共源管和共柵管的柵寬W1、W3，可以調(diào)整M1、M3的跨導(dǎo)gm1、gm3。根據(jù)共源共柵電路性質(zhì)可知，改變共源管和共柵管的跨導(dǎo)可以改變放大器的增益。本次設(shè)計(jì)采用1.2 V電源電壓供電，為了保證一定的線性度，以及確保M1柵源電壓Vgs1大于閾值電壓Vth(本工藝的Vth約為430 mV)，選擇直流偏置電壓Vgs1為600 mV。對(duì)于工作于飽和區(qū)的MOS管，其漏極電流Id表示為

本次設(shè)計(jì)要求功耗限制為8 mW，在偏置電壓Vgs1以及各工藝參數(shù)都已確定的情況下，共源管M1和共柵管M3的柵寬W1、W3決定了該放大器的工作電流Id，即決定了放大器的功耗。設(shè)計(jì)時(shí)，在保證增益的前提下，調(diào)整W1、W3，仿真得到半電路工作電流約為3 mA，即總電流約為6 mA，滿足指標(biāo)要求。

該低噪聲放大器增益控制電路采用信號(hào)加成模式，增益控制MOS管Mc1、Mc2由VC1控制， Mc3、Mc4由VC2控制。在半電路中，通過(guò)改變Vc1可以改變Mc1的通斷，在Id1不變的情況下，則可以改變流過(guò)M3電流Id3。而工作在飽和區(qū)的 M3管的跨導(dǎo) gm3可以表示為[2]

所以改變Id3可以改變gm3，進(jìn)而實(shí)現(xiàn)放大器增益的改變。

1.2 輸入匹配

圖1所示低噪聲放大器輸入端半電路及其小信號(hào)等效電路如圖2所示。

圖2 輸入端電路結(jié)構(gòu)及小信號(hào)模型

首先考慮輸入端未接入M1、M2柵源間附加電容Cex1、Cex2時(shí)的情況。通過(guò)輸入端電路小信號(hào)模型分析得放大器輸入阻抗為[4]

為了得到最小的噪聲系數(shù)，源阻抗最佳值(最佳噪聲源阻抗)Zopt應(yīng)滿足[4]

其中， α為共源管跨導(dǎo)與其源漏電導(dǎo)的比值。 δ為一常數(shù)， γ為一系數(shù)，在長(zhǎng)溝道器件中， δ的值約為1.33， γ的值約為0.67，在短溝道器件中，這兩個(gè)值都會(huì)因?yàn)槎虦系佬?yīng)而變大。定義c為柵噪聲與漏噪聲相關(guān) 系數(shù)[3，5]， 其值 一般為 0.395j，為一 純虛數(shù)，反映了柵和溝道間噪聲引起的的容性耦合程度。源級(jí)電感Ls和柵極電感Lg不會(huì)導(dǎo)致最佳噪聲源阻抗的實(shí)部發(fā)生變化，而僅對(duì)電抗部分產(chǎn)生影響。

要實(shí)現(xiàn)功率和噪聲同時(shí)匹配，必須使輸入阻抗Zin和最佳噪聲源阻抗Zopt共軛匹配，令Zin=50 Ω，則有

即

式(6)中有4個(gè)方程， 4個(gè)未知數(shù)，只有一組解，即功率匹配和噪聲匹配同時(shí)滿足時(shí)，功耗(Id)是確定的，不可以優(yōu)化。而在限定功耗的情況下，功率匹配和噪聲匹配則不可能同時(shí)滿足。

于是在電路設(shè)計(jì)中就需要在噪聲匹配和功率匹配中進(jìn)行折中。下面引入M1管柵源間附加電容Cex，這樣，輸入阻抗變?yōu)?/p>

最佳噪聲阻抗Z′opt表示為[4]

這樣，為了使功率和噪聲同時(shí)匹配， 令Zin=Z′opt*=50 Ω，得到

再選擇Ls，使電路滿足Re[Z′in] =Re[ Z′opt] =50 Ω。根據(jù)式(8)、式(9)可以推出

式(10)指出，選取的Ls的電感值在引入Cex后亦可以比沒(méi)有連接Cex時(shí)有所降低。 Ls為源極負(fù)反饋電感，由于電感中的寄生電阻影響以及該電感本身的負(fù)反饋性質(zhì)，低感值的電感可以做到更好的噪聲系數(shù)。

最后，調(diào)整片外電感Lg，使諧振頻率為ω0(設(shè)計(jì)要求ω0為2.43 GHz)， ω0表示為[4]

由于Cadence工具的局限性，仿真S參數(shù)時(shí)無(wú)法顯示Sopt曲線，噪聲匹配很難做到最優(yōu)。在實(shí)際設(shè)計(jì)過(guò)程中，當(dāng)共源管M1、M2寬長(zhǎng)比以及其偏置電路都已經(jīng)確定時(shí)，可以通過(guò)掃描Cex參數(shù)，比較最小噪聲系數(shù)NFmin，選取其最佳值。當(dāng)最小噪聲系數(shù)NFmin確定后，再通過(guò)進(jìn)一步調(diào)整Cex，盡量滿足功率匹配。在此過(guò)程中，必須同時(shí)關(guān)注噪聲系數(shù)NF和最小噪聲系數(shù)NFmin的變化，最后通過(guò)比較，選擇折中的優(yōu)化結(jié)果，確定恰當(dāng)?shù)腃ex和Ls、Lg值。

1.3 輸出匹配

電路輸出端通過(guò)漏極電感并聯(lián)、串聯(lián)電容的結(jié)構(gòu)實(shí)現(xiàn)阻抗匹配。漏極電感的選取對(duì)低噪聲放大器的性能有較大影響。電感值的大小直接影響放大器的增益。較大感值的電感可以增加LC并聯(lián)諧振電路的等效阻抗，從而帶來(lái)更高的電壓增益。但是大電感的自諧振頻率較低，而射頻電路要求的工作頻率卻很高。同時(shí)，大電感也會(huì)占用更大的芯片面積，引入較大的噪聲。而且，當(dāng)電感值過(guò)大使放大器輸出阻抗實(shí)部超過(guò)50 Ω時(shí)，必需通過(guò)在輸出端并聯(lián)電感或增加源極跟隨器等緩沖電路的方法才能將輸出阻抗匹配到50 Ω。如果直接并聯(lián)電感，則會(huì)使輸出端直流短路，要解決這個(gè)問(wèn)題，則必須串聯(lián)一個(gè)大電容后再將此電感并入電路，對(duì)于整體設(shè)計(jì)來(lái)說(shuō)，引入了更多的無(wú)源元件，一方面大大影響了電路性能，另一方面也占用了更多面積。而增加一級(jí)緩沖電路，則會(huì)增加放大器的額外功耗。對(duì)于無(wú)線傳感器網(wǎng)絡(luò)節(jié)點(diǎn)中的模塊，這兩種方法都不可行。因此，具體設(shè)計(jì)時(shí)，需選取恰當(dāng)?shù)碾姼校饶鼙ＷC應(yīng)有的增益，又可以使輸出阻抗實(shí)部在50 Ω附近。

由于該電路結(jié)構(gòu)具有較高的隔離度，輸出端阻抗的調(diào)整對(duì)輸入端影響不大，可以在輸出端單獨(dú)進(jìn)行匹配。具體設(shè)計(jì)過(guò)程中，可以首先在輸出端只連接漏極電感Ld，通過(guò)仿真其S22參數(shù)，仿真其對(duì)應(yīng)頻率2.43 GHz下的輸出阻抗。然后對(duì)照Smith圓圖，先并聯(lián)電容將輸出阻抗實(shí)部調(diào)整到50 Ω，再通過(guò)串聯(lián)電容，將輸出阻抗虛部調(diào)整到0。這樣，最后可以將輸出阻抗匹配到50 Ω，實(shí)現(xiàn)輸出端功率匹配。

采用趙梅等人[7]的方法：取2 mL鹵汁（準(zhǔn)確稱量）加入干燥的50 mL比色管中，加入2.5 mL氯仿-冰乙酸（40∶60，V∶V），再加入0.25 mL的飽和碘化鉀溶（取14 g碘化鉀，加10 mL水溶解，貯藏于棕色瓶中暗處備用），輕輕搖勻，置于暗處反應(yīng)3 min，取出后各加入質(zhì)量濃度為10 g/L的淀粉指示劑0.5 mL（取0.5 g淀粉，用水混勻，加熱水至50 mL并煮沸），并加水稀釋至刻度，搖勻，靜置5min，待分層后取上層清液于波長(zhǎng)535 nm處測(cè)定吸光度。

2 低噪聲放大器的版圖及后仿真結(jié)果

本次設(shè)計(jì)的低噪聲放大器版圖如圖3所示，芯片面積約為：735 μm×780 μm。因?yàn)殡娐窞閷?duì)稱結(jié)構(gòu)，所以在版圖的繪制上也需注意對(duì)稱性，這樣有利于提高電路性能。芯片左側(cè)為SGS焊盤，用來(lái)接入差分輸入信號(hào)。芯片右側(cè)為SGS焊盤，用來(lái)接差分輸出信號(hào)。芯片上下端各為三針直流焊盤，用來(lái)提供增益控制信號(hào)Vc1、Vc2，對(duì)稱的電源Vdd以及對(duì)稱的地Gnd。在焊盤組間空隙處，增加了電源Vdd到地Gnd的濾波電容組濾除電源Vdd上的紋波，旁路外界干擾，這種結(jié)構(gòu)可以在最大利用版圖面積的同時(shí)進(jìn)一步提高了電路性能。

圖3 低噪聲放大器版圖

在Cadence Spectre仿真環(huán)境下對(duì)電路的S參數(shù)，噪聲系數(shù)NF以及穩(wěn)定性系數(shù)KF進(jìn)行了后仿真，后仿真在TT工藝角，溫度為27 ℃情況下進(jìn)行。電路在1.2 V電源電壓下工作電流約為6.0 mA。

S11后仿真結(jié)果如圖4 所示，高增益時(shí)S11約為-29.8 dB，中增益時(shí)S11約為-17.7 dB，低增益時(shí)S11約為-16.3 dB。三種情況下 S11均滿足小于-10 dB，輸入匹配良好。

圖4 S11仿真結(jié)果

S21后仿真結(jié)果如圖5所示，高增益時(shí)S21約為21.2 dB，中增益時(shí)S21約為11.0 dB，低增益時(shí)S11約為2.8 dB。基本滿足設(shè)計(jì)指標(biāo)中的高增益20 dB，中增益10 dB，低增益0 dB要求。

圖5 S21仿真結(jié)果

S22后仿真結(jié)果如圖6所示，高增益時(shí)S22約為-20.7 dB，中增益時(shí)S22約為-10 dB，低增益時(shí)S22約為-10 dB。三種情況下S22均滿足小于-10 dB，輸出匹配良好。

圖6 S22仿真結(jié)果

噪聲系數(shù)如圖7所示。在2.43 GHz上，后仿真噪聲系數(shù)NF約為0.49 dB，與最小噪聲系數(shù)NFmin后仿真結(jié)果0.46 dB比較接近，噪聲匹配良好。

圖7 噪聲系數(shù)NF仿真結(jié)果

輸入1 dB壓縮點(diǎn)如圖8所示，在高增益下約為-20.2 dBm，根據(jù)1 dB壓縮點(diǎn)與IIP3的關(guān)系，可以推出，該放大器IIP3約為-10.6 dBm。

圖8 低噪聲放大器輸出1 dB壓縮點(diǎn)仿真結(jié)果

其它后仿真結(jié)果：反向隔離度S12在三種增益狀態(tài)下均小于-45 dB；穩(wěn)定度KF約為6.2，其值遠(yuǎn)大于1，放大器絕對(duì)穩(wěn)定。

3 總結(jié)

本次設(shè)計(jì)的低噪聲放大器芯片在限定功耗的基礎(chǔ)上，保證了較高的增益，同時(shí)進(jìn)行了輸入匹配的優(yōu)化，實(shí)現(xiàn)了給定功耗條件下的功率和噪聲同時(shí)匹配。該低噪聲放大器在最高增益為21 dB時(shí)噪聲系數(shù)約為0.5 dB，并且通過(guò)放大器S11、S22參數(shù)反應(yīng)出其輸入輸出阻抗功率匹配性能良好。放大器增益控制電路滿足設(shè)計(jì)要求。綜上所述，該低噪聲放大器性能優(yōu)良，實(shí)現(xiàn)后有望應(yīng)用于無(wú)線傳感網(wǎng)射頻收發(fā)芯片中。

[ 1] 李智群，王志功，編著.射頻集成電路與系統(tǒng)[ M] ：198-222.

[ 2] [ 美]畢查德.拉扎維著， 陳貴燦，程軍， 張瑞智，等譯.模擬CMOS集成電路設(shè)計(jì)[ M] ：70-75， 165-192.

[ 3] [美] Thomas H.Lee著，余志平，周潤(rùn)德，等譯.CMOS射頻集成電路設(shè)計(jì)[ M] (第二版)：280-292.

[ 4]Nguyen Trung-Kien， K im Chung-Hwan， Ihm Gook-Ju， et al.CMOS Low-Noise Amplifier Design Optimization Techniques[ J] .IEEE Transactions on Microwave Theory and Techniques， 2004，52(5)：1433-1442.

[ 5] A.Van Der Ziel.Noise in Solid-State Device and Circuits[ M] .New York：Wiley.

[ 6] Shaikh K.Alam， Joanne DeGroat.A 1.5 V 2.4 GHz Differential CMOS Low Noise Amplifier for Bluetooth and Wireless LAN Applications[ C] //Circuits and Systems， 2006 IEEE North-EastWorkshop on June， 2006：13-16.