圖形測試:多工位模擬和混合信號器件并行測試效率的關鍵

Jack Weimer

(泰瑞達，Eagle 業務部)

1 并行測試效率

并行測試效率(Parallel Test Efficiency ：PTE)是一個關于多工位器件測試工作效率的計量。

用百分數表示，PTE 是一個測試系統的品質和是否適合高產量測試的指示器。PTE 用以下公式計算：

綜觀歷史，最好的有效率的并行測試范例是在DRAM測試領域。由于這個市場極高的產量和無邊的價格壓力，獨特的測試系統和器件分選機被開發提供最高的量產效率。這些測試單元可同時測試多達256個器件，而且同測工位數還在不停增長。這些具有巨大測試工位數的測試系統要達到其測試成本(COT)目標，最終產生好的經濟效益，PTE必須盡量接近100%(見圖1)。

圖1 PTE Chart

為了生成如圖1所示的PTE 圖表，必須作一些有關測試單元成本和每工位增加成本的假設。不同的成本假設圖表結果會有些不同。盡管如此，該圖表提供了一個生產管理者經常會面對的產量權衡的可信的例子。雖然該模型中沒涉及，但值得注意的是由于測試機臺和/或分選機擴展的不連續，測試單元的成本可能會隨著同測數的提高而非線性改變。

通過分析，該圖表顯示32個工位同測一般要求PTE 到99%以上。成功的16個工位同測要求PTE 大于97%，8個工位同測要求PTE 至少在85%。這些數據點突顯了一個測試系統高并行測試效率的重要性。PTE的提高是走向更高工位同測數，達到更低的測試成本的先決條件。

2 圖形測試

給模擬和混合信號器件測試帶來更高的并行測試效率。

很久以來，ATE 產業已經認識到多工位測試是有效率的測試成本(COT)模式。和單工位測試比較，多工位測試所節省的成本是可觀的。多工位測試可以大大縮減完成一定產能所需的測試單元數量(測試機和分選機或探針臺，機械手，接口連接硬件的組合)，占地面積及操作工。高并行測試效率是最大化這種模式效率，降低整個測試成本的基本要素。

為了理解這些限制多工位模擬和混合信號器件測試并行測試效率的因素，有必要把典型的模擬測試方法和傳統的數字測試方法進行對比。由于數字器件測試通常不需要詳細的數據結果，數字器件測試一般按pass-fail 模式操作。而在模擬測試中，多數測試設計為輸出詳細的數據結果，可用于統計分析。數字測試是利用硬件激勵(無軟件介入)帶有預定控制時序的激勵響應數據，自然是圖形測試。

數字器件的響應通常是隨著圖形的運行而實時地進行on-the-fly 評估。模擬測試常常是在低端設備上，不采用圖形或硬件激勵的方法來完成。為了把模擬測試匹配到數字測試模型，需要硬件技術使模擬和混合信號測試在多工位測試中真正同時進行。

由于詳細的數據結果對統計過程控制(SPC：Statistical Process Control)和模擬器件生產是必需的，模擬圖形測試必須合并數字圖形技術的速度和并行性同時能提供詳細的測試結果作數據記錄。模擬圖形測試的方法因此必須采用硬件激勵預定的測試條件。為了和數字并行測試模式完全一致，模擬的測試也需要實時的on-the-fly 評估測試結果。

今天的現實是大多數的半導體生產商沒有用和存儲器測試中常見的的并行測試效率來測模擬和混合信號器件。典型的DRAM并行測試效率大于99.9%，而許多模擬和混合信號器件并行測試效率在80%到98%之間，取決于應用程序和測試系統。

3 有效并行測試的測試機架構

影響并行測試效率的一個關鍵因素是每一工位必須具有獨立的資源。有效率的多工位測試平臺必須提供專門只用于各個工位的資源。工位間共享資源會使測試運行成為串行過程。這是一個測試系統沒有很好的設計有效并行測試的典型問題。測試系統工位間共享資源會限制測試機的效力,降低可測的最大工位數導致測試機效率的降低。

有效率的多工位測試機架構的另一個重要方面是資源的通道密度。測試系統必須提供大量的資源通道來支持足夠多的測試工位數。從經濟的觀點，如果PTE 夠大，測試工位數越多，測試費用會越低。以模擬測試為例，每個工位上需要有一定數量的V/I 通道。

如今，多數測試機廠商在測試頭里放置資源來提高測量的精度和性能。因此，測試頭內部的資源插槽是很重要的，尤其是考慮到通道密度。有效率的測試系統設計會最好地利用插槽的空間。通道密度必須和每一資源的覆蓋面和特征相平衡。由于模擬測試要求的多樣性，測試機廠商需要提供多種通道密度高覆蓋面大的資源。

從混合信號測試系統的數字部分來看，數字通道的PSQ 數量(per pattern sequencer)是影響測試效率的一個重要因素。每一測試工位條件跳轉運行是佷常見的。條件跳轉可能是必須的，或者是縮短測試時間的一種方法。有效率的架構會在比較少的通道上提供獨立的PSQ 控制。

另一個重要的系統設計是數字和模擬信號的同步。許多測試情況下要求數字信號和模擬信號之間緊密聯系。因此，有效率的測試系統應該提供直接精確的同步方法。

圖2 Multisite Mixed-Signal Architecture

圖2 表示一個多工位混合信號測試系統的簡單架構。圖中，每一工位都有各自專門的資源，模擬和數字資源通過主時鐘同步。該架構對中等數量的工位數是有效率的，但要達到32 工位以上則需要更加復雜的方法。

在第二，三部分，我們將介紹模擬圖形測試的硬件，并概述泰瑞達的SmartPinR技術。