跳頻數字化超短波電臺中定頻模擬化和數字靜噪的實現

鄭州歐麗信大電子信息股份有限公司 蔣旭平 韓雪

跳頻數字化超短波電臺中定頻模擬化和數字靜噪的實現

鄭州歐麗信大電子信息股份有限公司 蔣旭平 韓雪

隨著數字信號處理技術的不斷發展，超短波電臺中頻數字化技術已得到廣泛的應用，實現了跳頻通信、高速數據傳輸、聲碼化和數字化等業務。但由于模擬電臺的通信體制、調制解調方式與數字體制下的各種業務實現方式不同而不能互通。本文，筆者對在跳頻數字化的超短波電臺，采用數字信號處理技術、FFT技術實現模擬化和數字靜噪功能，達到與模擬超短波電臺兼容的目的，并將實現其在DSP中的應用。當電臺處于接收狀態但發送端沒有按下送話鍵時，收端電臺應該靜噪。在定頻模擬話模式下有噪聲、導頻兩種靜噪方式，本文只考慮導頻靜噪的方式。

一、實現的原理框圖及硬件描述

實現該方案發射部分的原理框圖如圖1所示。接收部分如圖2所示。

音頻與DSP接口的A/D、D/A芯片采用TI公司近年新推出的低功耗∑-Δ型16位A/D、D/A音頻接口即芯片TLV320AIC10。有兩路模擬輸入通道，即一路模擬輸出通道和一對數字I/O口。使用片內FIR濾波器時采樣速率最高可達22ksps，采用片外FIR濾波器時其采樣速率最高也可達88ksps，工作方式和采樣速率均可由DSP編程器來設置。在內部ADC之前有抗混疊濾波器，之后有抽樣濾波器，DAC之前有插值濾波器，接收和發送可同時進行，且輸入和輸出增益可編程控制。

TLV320AIC10芯片可工作在單端或差分方式。其獨特的直接DCSI參數設置模式采用單線串行口直接對內部寄存器編程，不受數據轉換串行口的影響。

DSP采用TMS320C6713芯片，該芯片具有32位的浮點運算精度，采用流水線技術，主時鐘頻率可達225MHz，內部結構合理且開發方便，是一種性價比較高的浮點DSP芯片。

DSP內核采用超長指令字體系結構，8個功能單元共用32個32bit通用寄存器，最多可在一個周期內同時執行8條32位指令，從而提高了程序的執行速度。具有32bit外部存儲器接口，外部存儲器可尋址空間達52MB。可與SDRAM、SBRAM實現無縫連接，可用于大容量高速存儲。直接異步存儲器接口可與SRAM、EPROM連接，用于小容量數據存儲和程序存儲。DSP芯片具有16個獨立的EDMA傳輸通道，在CPU不干預的情況下，支持多路數據的獨立快速傳輸。具有2個支持全雙工通信的多通道緩沖串口McBSP。

二、發送和接收

發送端對話音進行16Ksps的取樣，經加重濾波后需要限幅以保證調頻的最大頻偏。低通濾波器的帶寬設計為3.4KHz。

對信號進行調制形成基帶調制的I、Q信號，以256Ksps取樣率輸出。DSP收發中斷每秒為256次，對于16Ksps采樣的話音，每16次中斷更新一次發送數據。

接收和靜噪處理。接收信號為0中頻的I、Q兩路信號。先進行抽取使采樣率下變到16Ksps并經過低通濾波。對低通濾波后的信號差分截頻就得到包含導頻的信號。低通濾波器的帶寬設計為6KHz。

三、導頻靜噪

在導頻靜噪方式下，對16Ksps的取樣信號經過512點FFT處理的樣點信號，統計為導音與導音左右兩點譜線能量相加2部分。比較結果后可知是否有話音。實現方法為：

1.150 Hz導音的產生。對于16Ksps采樣，每個導音周期中使用106次采樣，可生成約150.94Hz的導音，最終生成相應的表格。

2.對于16Ksps采樣的話音做512點FFT，譜線間隔為31.25Hz。150.94Hz的導音產生在第4.83譜線上，即近似為第5個譜線上。話音譜線應約占居第10至110根譜線。

3.統計經過FFT處理的樣點信號的頻譜。把第5個譜線導音能量作為門限，把導音左右兩點即第3和第7譜線的能量相加并乘以一個系數，與門限作帶有遲滯量的比較，如果噪聲能量大于門限則靜噪，則認為此時接收信號的信噪比低于接受靈敏度，應該進行靜噪處理。也可以用低通濾波器濾出導音來進行檢測。

該方案應用在輸出功率為10W、跳頻帶寬為380MHz至480MHz的數字化跳頻電臺上，工作在定頻模擬話模式，導音靜噪開啟靈敏度為-115dBm。采用增益為3dB的吸盤天線通話試驗，通信距離可達20Km以上，基本達到了設計要求。