基于FPGA的DVB-T COFDM調制模塊的設計

吳國鋮，郭 慶，嚴云祥

（1.桂林電子科技大學 電子工程學院，廣西 桂林 541004；2.南京郵電大學 通信與信息工程學院，江蘇 南京 210003）

1 引言

OFDM（正交頻分復用）是多載波傳輸方案的實現方式之一[1]。COFDM是由信道編碼和OFDM結合起來的一種數字調制方式，提供了強大的編碼糾錯能力，在數字音視頻廣播和高速無線局域網等多個領域中得到廣泛應用。歐洲廣播機構為DVB-T（地面數字視頻廣播標準）選擇了COFDM為調制方式。

本文以DVB-T標準為背景，選用FPGA為硬件平臺研究并仿真了COFDM各編碼調制模塊。

2 FPGA實現OFDM的基本思想

OFDM是一種對多載波調制技術改進后的傳輸方案。在傳統頻分復用系統的基礎上，其基本思想是將高速數據流經串并轉換，分配到給定頻域內的若干正交子信道上，各子信道載波之間雖有重疊，但子載波頻率是互相正交的，每個載波頻譜最大值都和相鄰載波的零點重疊。因此OFDM的信道利用率高于傳統的頻分復用系統。同時使信道衰落引起的突發誤碼分散到不相關的子信道上，變為隨機誤碼，有效地減少了碼間干擾。

實現OFDM調制需要使用離散傅立葉反變換（IDFT），在OFDM系統的實際應用中，可以采用方便快捷的IFFT來實現調制模塊。

對于DVB-T的核心模塊FFT計算，隨著應用需求的增加，算法復雜度也提高了[1-2]。系統需要較高的工作速率及復雜的計算處理能力。FPGA作為并行處理系統，可采用并行計算完成復雜的設計。對多點的FFT計算來說，集成了DSP核的FPGA方案整體性能和計算速度均優于基于指令系統的DSP。

筆者選用Xilinx Virtex-5 SX50T FPGA作為開發平臺，時鐘高達550 MHz，同時有288個DSP48E硬件資源和4 752 Kbyte的BlockRAM資源[3]，可滿足DVB-T基帶處理系統開發的硬件要求。

3 DVB-T COFDM系統及實現

歐洲地面數字標準DVB-T[4]主要規范了發送端的系統結構和編碼調制方式。一般的發送端功能結構由信道編碼、OFDM調制、上變頻等部分組成。圖1為DVB-T標準V1.6.1中給出的發送端結構框圖。

輸入端采用MPEG-2壓縮的音視頻作為資源（TS碼流）。每個TS包由188 byte組成，在最終形成射頻信號發送到信道中之前，將主要經過以下過程：

圖1 DVB-T標準V1.6.1發送端結構框圖

1）能量擴散：在實際應用中，常用一組偽隨機序列對經信源編碼的一組TS碼流按比特異或進行隨機化處理，用以保證在任何時刻進入傳輸系統的“0”與“1”的概率基本相等，提高輸入數據碼流的統計特性，拓展了數字信號的功率譜。

2）兩層糾錯編碼

（1）RS碼。DVB-T中規定外碼糾錯部分采用RS（208，188，t=8）編碼。 在傳輸流 188 byte 之中，加入 16 byte的冗余糾錯碼，生成一個誤碼保護包。這種編碼可以糾正 8 byte 的突發錯誤。 碼生成多項式 g（x）=（x+λ0）（x+λ1）（x+λ2）…（x+λ15），其中 λ=02HEX。編碼電路定義 clk 為輸入字節時鐘。編碼電路主要由有限域乘法器、有限域加法器、選擇器、線性反饋移位寄存器等組成。

（2）卷積碼。內碼采用Viterbi卷積碼。采用移位器實現的主卷積碼率為1/2。然后可以進行收縮刪余，產生2/3，3/4，5/6，7/8等多種卷積碼率。圖 2為卷積編碼的具體結構。對于多時鐘，可采用FPGA內部的鎖相環資源。刪余模塊通過不同狀態控制標志來實現不同碼率。

圖2 卷積編碼結構示意圖

3）交織。交織是一種時間/頻率擴展技術，使信道錯誤的相關度減小，在交織度足夠大時，把突發錯誤離散成隨機錯誤。DVB-T系統中為避免RS產生誤碼，在兩層糾錯碼之間加入了數據交織環節。對誤碼保護包采用交織深度I=204/17=12 byte，M=17的卷積交織，將連續的錯誤打散，以提高外碼的糾錯效率。針對FPGA內嵌RAM，外交織采用開一雙口RAM的方式來代替各個支路的FIFO移位寄存器。通過控制讀寫地址來實現卷積交織，數據操作在與輸入輸出是嚴格同步的。在DVB-T系統中還有一層內交織。內交織包括比特交織及符號交織兩部分。

4）幀形成。經幅度相位映射后的有效子載波數據和連續導頻、分散導頻、TPS（傳輸參數信令）信號等組成OFDM符號。其中，TPS描述了DVB-T系統的主要參數。導頻信號的插入是為了方便接收機對接收信號進行估算，提高接收質量。圖3為插入導頻的結構圖。在具體實現中，通過編寫RAM的初始化文件，在RAM的固定位置插入固定值來實現導頻插入。

圖3 插入導頻系統結構圖

5）信道OFDM調制的實現。

頻域中的OFDM符號，通常采用IFFT來代替OFDM調制中的多子載波調制，得到時域OFDM符號。

Xilinx公司提供了 Pipelined，Streaming I/O、Radix-4，Burst I/O和Radix-2，Minimum Resources等 3種結構的FFT/IFFT核。直接調用可以合理利用Xilinx FPGA的結構，優化排局布線，縮短設計的周期。筆者綜合考慮了所需資源和處理延時，采用了基于基四算法，將1幀數據存起來，然后進行計算，最后輸出數據的第二種結構：Radix-4，Burst I/O。

實現時，Radix-4，Burst I/O有數據裝載與輸出、數據計算這兩個過程，兩個過程不能同時進行。當IFFT開始時，數據裝載，當一幀數據裝載完畢，IP核開始計算，計算完畢后進行數據的輸出。

4 系統仿真及結論

4.1 系統仿真設計方案

本系統基于DVB-T的2K模式進行設計。COFDM參數如下：帶寬為8 MHz；符號有序持續時間為224 μs；保護間隔 Tg=56 μs；載波數為 1 705。

由以上參數可以得到：1）符號總的持續時間為280 μs；2）符號速率 fs=3.57×103字符/秒。

系統采用Xilinx公司的Virtex-5 SX50T FPGA，開發環境 ISE10.1，Modelsim SE6.2b，程序語言采用 Verilog HDL，系統實現了各編碼調制子模塊，完成對標準中2K模式的XST綜合后的Modelsim仿真。圖4所示為系統流程圖。

圖4 COFDM編碼調制端仿真流程圖

4.2 時序仿真結果分析

圖5是插入導頻的時序圖。Dual_RAM_out_I_2和Dual_RAM_out_Q_2是前端經QPSK映射之后的數據，Polit_ROM_out是導頻數據。按照DVB-T標準，進行插入導頻。符號0的導頻位置為0號子載波，12號子載波，24號子載波……導頻的功率與數據的功率比為16∶9。所以數據的幅值為64，導頻的幅值為121。由圖5可以看出，在輸入數據中成功地插入了導頻信息。

圖5 插入導頻時序圖

圖6所示為IFFT仿真時序圖。fwd_inv為低表明進行IFFT運算；rfd信號為高時表明此時正在裝載數據；busy信號為高時表明正在進行數據計算；dv信號為高時表明數據輸出有效。xn_re，xn_im是輸入IFFT模塊中的數據信號，xk_re，xk_im是IFFT模塊數據的數據的輸出信號。從仿真圖中可以看出，1次完整的IFFT計算所用的時間比1個COFDM符號持續時間（280 μs）要小，所以IFFT模塊的設計是滿足時序要求的。

圖6 IFFT仿真時序圖

4.3 COFDM基帶信號頻譜圖

將COFDM基帶調制程序在Virtex-5 SX50T芯片上調試，通過ChipScope軟件將調試數據截取下來，然后導入Matlab觀察調制信號的頻譜圖，如圖7所示。由圖可以看出，調制信號的實際帶寬為7.61 MHz，符合DVB-T標準。

圖7 調制信號的頻譜圖

5 基于FPGA的COFDM在地面數字視頻廣播開發中的優勢

COFDM和FPGA在地面數字視頻廣播中的優勢有：

1）COFDM采用有效的信道編碼解決了由部分信道受損嚴重帶來的失真問題，提高了系統的糾錯能力。同時采用多載波的調制技術，提高了頻譜利用率和抗碼間干擾能力。在無線傳播中，地面信道具有自身的特性，DVB-T標準選擇COFDM作為地面數字視頻廣播的物理層標準，適用于解決地面信道中常見的多徑失真和移動接收因多普勒頻移引起的衰落現象，也利于單頻網絡的實現。

2）系統選用FPGA作為開發平臺，功耗低，速率高，成本低，突出了集成DSP核的FPGA在處理高速數字信號處理上并行計算的優勢，以及FPGA開發周期短、半定制的特點。隨著無線通信包括數字電視傳輸技術和大規模集成電路的發展，FPGA將成為未來技術開發的趨勢。

[1]ATHAUDAGE C R N，ANGIRAS R R V.Sensitivity of FFT-equalised zero-padded OFDM systems to time and frequency synchronisation errors[J].IEEE Proceeding Communication，2005，152（6）：945-951.

[2]吳進，華濤.DVB-T系統中TCM調制解調器的設計與實現[J].電視技術，2009，33（2）：6-7.

[3]田耕.無線通信FPGA設計[M].北京：電子工業出版社，2007.

[4]王闖.DVB-T編碼調制的仿真和FPGA實現[D].南京：南京理工大學，2008.