8PSK全數字解調技術的實現

張 浩，張 彧，潘長勇

（清華大學 微波與數字通信國家重點實驗室，北京 100084）

1 引言

調制方式8PSK能夠提供更高的比特率和頻帶利用率，它在數據中繼衛星通信、有線電視網絡高速數據傳輸等領域得到廣泛應用，并被數字衛星電視標準DVBS2采用。筆者對8PSK全數字解調算法進行研究，并采用Altera公司的FPGA進行硬件實現，結合實驗室已經設計的8PSK調制器，完成了8PSK中頻全數字解調。

2 8PSK解調的整體結構

本接收機實現方案見圖1，接收到的中頻信號直接經ADC采樣，送入FPGA進行處理。采樣信號在FPGA內先經過數字下變頻（Digital Down Conversion，DDC），再送入時鐘環進行時鐘恢復，經過時鐘同步信號送入載波環，對載波頻差和相位差進行恢復，最后經過8PSK的解碼映射、解差分譯碼，恢復出發射信號。

圖1 8PSK數字接收機實現框圖

3 數字下變頻（DDC）

數字下變頻由數字混頻器、數字控制振蕩器（NCO）和低通濾波器3部分組成，如圖2所示。

圖2 數字下變頻

經過數字下變頻后，得到數字基帶信號，再經過抽取以降低數據速率，送入后續處理模塊。抽取濾波器采用FIR濾波器，通過設置參數，可達到較好的通帶特性和阻帶衰減特性。

4 時鐘恢復

全數字接收機采用固定的采樣頻率，一般獨立于調制端符號頻率，這就需要采用數字信號處理的方法進行時鐘恢復，從采樣序列中恢復出最佳采樣點的值。根據Gardner提出的理論[1]，定時恢復可以由插值濾波完成（見圖3），由內插器、定時誤差檢測器、環路濾波器、內插控制器等組成[2]。

采樣時鐘獨立于發送端符號時鐘，兩者存在誤差，定時誤差檢測器（TED）估算出此誤差，經過環路濾波器后，送入內插控制器，通過控制內插濾波器，完成時鐘恢復。

圖3 定時恢復環路

Gardner在文獻[3]中提出的定時誤差檢測算法，由于其結構簡單易于實現，且獨立于載波恢復，因此得到了廣泛應用。然而其明顯的缺點是對限帶信號會產生定時抖動，所以對于8PSK信號，現實中采用文獻[4]中提出的改進算法

定時誤差信號通過環路濾波器進行濾波，提取出平穩分量。環路濾波器采用二階濾波器，傳遞函數為

濾波器包括比例支路和積分支路，通過改變gp和gi來改變濾波器性能，將誤差信號傳遞給控制器。

內插控制器根據定時誤差信號估算出內插濾波器的控制量基本指針mk和分數指針uk，傳遞給內插濾波器。采樣信號經過內插濾波進行速率轉換，使輸出信號周期Ti與調制信號的符號周期T同步，即 Ti=T/k，k是小的整數，現實中取k=2。插值濾波器采用多項式插值函數，用Farrow結構[5]實現。Farrow結構類似于FIR結構，具有固定的乘法器系數，同時又具有可變數字延時元素，是一種易于硬件實現的濾波器結構。對于拉格朗日三次多項式，有

5 載波恢復

圖4 三次多項式插值濾波器的Farrow結構

經時鐘恢復的信號，送入載波環路，對載波頻差和相位差進行估計和恢復。載波環路如圖5所示，由相位旋轉器、相位誤差檢測器、環路濾波器和NCO等組成。

圖5 載波恢復環路

瞬時相位差φn估計由下式給出

連續2個采樣點處的瞬時相位差之間的差值，可以用來表示對頻率誤差信號的估計，即

載波環應能完全糾正載波頻差和相位差，因此需對式（5）進行修正，以較低的硬件復雜度完成頻差和相位差的恢復，此時環路誤差信號變為[6]

載波恢復的環路濾波器與時鐘恢復的環路濾波器相似，數據位寬和具體系數按仿真有所不同。

NCO根據環路濾波器傳遞的環路誤差En，累加計算出相位偏差ΔΦ，結合載波環工作頻率，產生cos（2π/T＋ΔΦ）和 sin（2π/T＋ΔΦ），再送入相位旋轉模塊中，與接收到的信號相乘，糾正載波頻差和相位偏差，從而獲得兩路基帶信號。

8PSK載波恢復存在8重相位模糊度問題，因此加入了差分編解碼。

6 8PSK解碼映射、差分解碼

圖6 8PSK正交調制星座圖

在8PSK調制方式中，輸入的串行二進制序列經串并轉換，每次產生3位并行碼組 b1b2b3。b1和 b3分別決定I路的極性和幅度，b2和分別決定Q路的極性和幅度，星座圖如圖6所示[7]。

經過時鐘恢復和載波恢復后的I，Q兩路信號，會因為一些原因（如信道衰落等）導致幅度的變化，只需根據I，Q兩路極性和相對大小來判決接收到的信息，算法為

此時判決出的并行碼組b1b2b3需要經過差分解碼才能恢復出調制端發射序列。本方案8PSK的差分編解碼采用文獻[8]提供的邏輯運算。

7 FPGA實現結果

采用Altera公司Stratix II芯片實現，針對EP2S90F 1020C3進行程序設計。在Modelsim仿真通過后，采用Quartus II 8.0軟件根據芯片內部各種資源和設計工具提供的優化功能，進行程序優化和硬件調試。

未加信道解碼的8PSK數字解調器FPGA芯片占用資源如圖7所示。

圖7 8PSK數字解調器FPGA芯片資源占用

實驗室8PSK調制器暫未加入信道編碼模塊。用電纜線將調制器和解調器環接起來，進行測試。Signal Tap是Quartus中提供的虛擬邏輯分析儀，在JTAG下載的同時，下載Signal Tap邏輯模塊，采樣片上信息并存儲下來，通過JTAG接口傳回計算機，在Quartus中顯示。將載波恢復后的I，Q兩路信號從Quartus中提取存為.txt文件，用Matlab畫星座圖如圖8所示。由圖8可以看出，8PSK解調后的星座點已經收斂為8個點。8PSK中頻全數字解調器在功能上通過硬件實現，下一步需要根據不同應用，加入信道編解碼、信道均衡、多普勒補償等模塊，使系統性能更優良。

圖8 Signal Tap采樣數據的星座圖

[1]GARDNER F M.Interpolation in digital modems-part I:fundamentals[J].IEEE Trans.Commun.， 1993， 41（3）:501-507.

[2]MEYR H，MOENECLAEY M，FECHTEL S A.Digital communication receivers[M].New York:Wiley，1998.

[3]GARDNER F M.A BPSK/QPSK timing-error detector for sampled receivers[J].IEEE Trans.Commun.， 1986， 34（5）:423-429.

[4]LENG Weimin， ZHANG Yu， YANG Zhixing.A modified Gardner detector for multilevel PAM/QAM system[C]//Proc.ICCCAS 2008.[S.l.]:IEEE Press，2008:891-895.

[5]張公禮.全數字接收機理論與技術[M].北京：科技出版社，2005.

[6]LIU Qijia， YANG Zhixing， SONG Jian， et al.A novel QAM joint frequency-phase carrier recovery method[C]//Proc.IEEE International Conference on Advanced Communication Technology 2006.Phoenix Park,Korea:IEEE Press， 2006， 2（3）:1617-1621.

[7]曹志剛，錢亞生.現代通信原理[M].北京：清華大學出版社，1992.

[8]馮重熙.現代數字通信技術[M].北京：人民郵電出版社，1987.