數字信道化高效結構的FPGA實現

馬元良

（青海民族大學，西寧 810007）

0 引言

數字信道化技術在軟件無線電系統和寬帶數字接收機中使用較為普遍，該技術的應用可以將高速采集到的數據均勻分配到各個子帶信道進行同時處理，且彼此之間具有獨立性。數字信道化結構設計是該技術能否工程化實現的重點，即在考慮可實現問題上，需要采用高效結構來實現。由于信道化處理通常會耗費很大的運算量和硬件資源，因此如何高效地實現信道化過程一直是電子通信領域研究的熱點和難點 。本文重點研究數字信道化的高效實現結構以及FPGA實現問題。

1 數字信道化方法研究

1.1 基于多相濾波結構的數字信道化

多相濾波結構是從低通結構轉換而來的，令s(n)為輸入信號，h(n)為低通濾波器沖激響應，假設均勻劃分為K個信道，抽取比為D，在采用臨界抽取條件下，即K=D，可以由低通結構推導出多相濾波結構，則第K路信道的輸出為[2～4]

如果假設信號D倍抽取后多相結構表達式為（sp(m)=s(mD-p)，而多相濾波器分量表達式為（hp(m)=h(mD-p) ，用 帶入公式中，可得：

圖1 數字信道化高效結構

從低通結構到多相結構的推導和轉換過程，可得到高效信道化接收模型，如圖1所示。

該轉換中首先將高速A/D轉換后的數據進行D倍抽取，并將抽取置于混頻之前，然后再混頻、濾波，之后采用DFT結構實現。利用FFT代替DFT，可提高數據處理速度，同時多相結構濾波器階數僅為低通結構濾波器階輸得1/D倍，節省了大量硬件資源，充分體現了該結構的高效性[5]。

1.2 基于短時傅立葉變換的數字信道化

短時傅立葉變換也稱為加窗傅立葉變換，是對信號時域加窗后再做傅立葉變換求信號的局部譜，其定義為：

其中ω*(m-n)為時間窗；m為時間窗的延遲參數。信號通過濾波器組，可以看成信號與此濾波器組的卷積，即每個頻率分量均為信號與某個相應濾波器的卷積結果，即采用FFT方法實現該種濾波器組。短時傅立葉變換是通過矩形滑動窗去截取采樣信號，窗長度為N，對截取后的信號進行FFT。當輸入數據率與輸出數據率相同時，每輸入數據滑動一點，則做一次FFT，其輸出為

圖2 短時傅立葉變換信道化結構

根據短時傅立葉變換推導可以得到該信道化結構如圖2所示。

從結構實現角度看，同樣可采用基于多相濾波的方法和結構，只是需要用窗函數代替其中的補零濾波器，基于STFT的方法具有靈活性，只要輸出數據率滿足帶寬要求，輸出數據率便可靈活改變，而多相濾波結構輸出數據率只能為信道寬度的F倍。但是就硬件實現來說，這種方法不能用同一個時鐘工作；而多相濾波結構方法可以用同一個時鐘工作，易于實現。

2 系統設計與實現

2.1 系統設計指標

數字信道化設計指標如下：

1）采樣率：0.8GHz；

2）無模糊帶寬：400MHz；

3）子信道數：8；

4）濾波器阻帶衰減：≧60dB；

針對以上設計指標，本設計采用了ATMEL公司模數轉換器AT84AS003，采樣精度10Bits，最高采樣率1.5Gsps，FPGA采用了ALTERA公司StratixII系列EP2S60芯片。數字信道化在FPGA內部實現，選擇多相濾波結構模型。根據無模糊帶寬400MHz、子帶數目為8，可知子帶寬度為50MHz。按照實信號信道化分結構，實信號濾波器組劃分結構如圖3所示。

圖3 實信號濾波器組信道劃分

2.2 系統實現

根據多相濾波結構，原型濾波器按照通帶頻率25MHz，截止帶頻率30MHz，阻帶衰減60dB設計，原型濾波器階數為316階。考慮到該芯片乘法器資源有限，為了減少乘法器的使用，該部分采用分布式算法實現FIR濾波，無需占用乘法器資源。復系數乘法和8點復數FFT采用乘法器實現。表1給出了FPGA實現該數字信道化接收機系統資源占用情況。

表1 系統FPGA資源占用情況

3 系統仿真

輸入信號分別為正弦信號和LFM信號，具體參數如下：正弦信號頻率89MHz；LFM信號：中心頻率443MHz，調制帶寬6MHz。仿真結果如圖4所示。

圖4 各子帶信道輸出結果

從仿真結果可以看到：LFM信號出現在信道0，正弦信號出現在信道3。對照圖2所示的信道劃分結構，可知該仿真結果與實際信道劃分結構相符，信道化輸出結果正確。

4 結論

本文介紹了一種數字信道化高效結構的FPGA實現方法，分別對多相濾波結構和短時傅立葉變換結構兩種信道化技術進行了分析對比。設計了一個實際的數字信道化系統，并通過系統仿真和實際系統測試，驗證了該數字信道化結果的正確性。由于該數字信道化基于軟件無線電設計思想，對于不同的技術指標和系統，只需改變部分軟件程序即可實現，因此具有一定的通用性和實用價值。

[1] James Tsui.寬帶數字接收機[M].北京:電子工業出版社,2002.

[2] Zahirniak D.R,Sharpin D.L,Fields T.W.A.hardwar-eefficient,multirate,digital channelized receiver architecture[J].Aerospace and Electronic Systems,IEEE Transactions on.Volume 34,Issue 1,Jan.1998 Page(s):137-152.

[3] 楊小牛,樓才義,徐建良.軟件無線電原理與應用[M].電子工業出版社,2001.

[4] HARRIS F,DICK C,RICE M.Digital receivers and transmitters using polyphase filter banks for wireless communications[J].IEEE Transactions on Microwave Theory and Techniques,2003,51(4):1395-1412.

[5] 張文旭,司錫才,孫強毅.一種高效信道化接收機設計與實現[J].電子技術應用,2008.11.

[6] Maharatna,K.;Banerjee,S.;Grass, E.;Krstic, M.;Troya,A.Modified virtually scaling-free adaptive CORDIC rotator algorithm and architecture[J].Circuits and Systems for Video Technology,IEEE Transactions on.Volume 15,Issue 11,Nov.2005 Page(s):1463-1474.

[7] Gruciiala,H.;Slowik,A.The complex signals instantaneous frequency measurement using multichannel IFM systems[C].