一種PMAC-PC運動控制卡的硬件結構與運行機理分析

劉 涼，趙新華，趙連玉

（天津理工大學 機械工程學院，天津 300384）

0 引言

運動控制卡作為開放式數控系統的核心控制部件，一直是國內外科研機構研究的重點，其設計的合理性對提高自身性能以及整個數控系統的性能均具有重要意義。近些年來，隨著微電子技術、數字信號處理技術以及嵌入式技術的發展，運動控制卡的集成度和可靠性不斷得到提高，并逐漸從數控系統中分離出來，轉而成為制造業領域中一個獨立的控制類產品。在此類產品中，由美國Delta Tau Data Systems公司生產的高性能系列可編程多軸控制器（Programmable Multi Axis Controller，簡稱PMAC）以其強大的運動控制功能、良好的系統兼容性和靈活的可擴展性在各種工業控制領域都得到了廣泛的應用，被公認為業內最成熟的運動控制類產品之一。PMAC卡不僅可以獨立地進行數據處理和程序運行等工作，而且還對各項任務的優先級進行了精心地設置，以確保它們能夠被快速合理地完成。這樣PMAC卡就成為了一臺實時多任務的計算機[1]，可以作為下位機應用到實際工程之中。雖然目前針對PMAC控制卡實際應用方面的文獻較多[2]，但對于其硬件結構和運行機理方面的研究文獻卻相對較少。本文較為細致地研究了一種8軸PMAC-PC運動控制卡和雙端口RAM卡的硬件結構，分析了它們的工作原理與總線通訊方式，并對其硬件結構設計的合理之處進行了討論。

1 PMAC-PC卡的硬件結構分析

1.1 基板的硬件結構分析

PMAC-PC卡的基板上共有22種芯片，可分為模擬電路和數字電路兩部分，其結構圖如圖1所示。基板的核心是門陣列單元，它由兩片可編程門陣列芯片構成，分別負責4個運動軸的信號處理工作。

模擬電路部分的核心是D/A轉換單元，它由8片16位串行輸入的D/A轉換芯片AD1851組成，其正負5伏的工作電源由模擬電路供電單元的正負電壓調節器來提供。數字電路部分的時鐘分頻單元

為它提供了2.4576Mhz的時鐘頻率信號；CPU板上的控制芯片DSP56002所提供的DAC控制信號和待轉換的并行DAC數據信號以及用于同步的時鐘信號通過門陣列單元分別生成相應的DAC片選信號和串行化的DAC數據信號。這些信號最終通過光電耦合單元提供給D/A轉換單元來產生各軸所需的模擬控制信號。當伺服驅動器接收到這些信號后便對各軸的運行狀態進行實時更新。

圖1 PMAC-PC運動控制卡基板的硬件結構圖

數字電路部分可以分為三個功能模塊：伺服環處理模塊、外設接口模塊和總線通訊模塊。在伺服環處理模塊中，時鐘分頻單元首先對CPU板上有源晶振所提供的19.6608Mhz時鐘頻率信號進行分頻處理，進而產生相頻率、伺服頻率和編碼器采樣頻率，這些信號最終輸入給門陣列單元用于處理換向更新任務和伺服更新任務。其中換向更新任務的優先級處于第二位，它負責多相電機的換向工作，換向周期由相頻率決定，不過為每臺電機換向需要額外占用兩個模擬量輸出通道，所以工程中通常選擇由驅動器來換向。伺服更新任務的優先級處于第三位，它負責檢測和更新每臺電機的運行狀態以及數據采集和報表生成工作，伺服更新周期由伺服頻率決定。在每個更新周期中，由于門陣列單元負責采集和處理由伺服驅動器提供的各個電機的狀態反饋信息（包括復位信號、極限位信號、故障信號和編碼器差分輸入信號），所以DSP56002可以直接讀取當前被控對象的位置值，并根據該值與計算出的下一個受控位置值的偏差來決定當前系統速度環的控制量。此外它還可以對伺服電機的使能狀態進行在線控制。外設接口模塊為系統提供了豐富的擴展功能，用戶可以根據使用情況自行選擇由并行接口單元擴展的顯示器接口、控制面板接口、手輪接口、通用I/O接口以及串行通訊接口等[3]。總線通訊模塊實現了PMAC-PC卡與主機通訊的功能，通訊的方式可分為輪詢和中斷兩種。輪詢方式主要通過軟件編程來實現，但執行效率較低；中斷方式執行效率較高，不過需要硬件的支持。PMAC-PC卡利用一片中斷控制器82C59A來處理INPOS、BFUL、EROR、F1ER、JEQU和HREQ的內部中斷請求信號以及來自JOPT接口的MI1和MI2中斷請求信號。ISA總線的中斷信號采用的是邊沿觸發方式，當中斷發生時，主機通過驅動程序通知邏輯控制單元和總線收發器讀取中斷類型碼并響應該中斷。只有PMAC卡的高8位地址跳線值與ISA總線上所對應的高8位地址值相同時，地址比較單元才會產生使能信號，通知這兩個單元完成以上的通訊工作。

1.2 CPU板的硬件結構分析

圖2 CPU板與雙端RAM卡的硬件結構圖

PMAC-PC卡的CPU板上一共有10種芯片，可分為6個工作單元，其結構圖如圖2所示，圖中各種信號線的含義與圖1相同。CPU板的核心是摩托羅拉公司生產的24位定點數字信號處理器——DSP56002，其時鐘頻率為19.6608Mhz，由外部有源晶振來提供。DSP的端口B和端口C分別工作在主機接口模式和串行通訊接口模式，并分別與基板上的總線通訊模塊和JRS422接口相連，來實現控制卡的并行與串行通信。系統中512K的快閃存儲器用于存儲系統固件（Firmware）和用戶程序，在上電和復位時，其內容會拷貝到384K的快速存儲器中以便系統程序的快速訪問。緩沖/驅動單元一方面將門陣列單元提供的電機狀態反饋信息傳送給DSP，另一方面再將DSP計算出的控制量傳送給門陣列單元。邏輯控制單元負責協調與同步CPU板的各項處理工作。監測單元主要由電源監控芯片DS1231和反向觸發器構成，當供電低于4.75V時，它將產生非屏蔽中斷信號，通知DSP觸發看門狗定時器，禁用整個控制卡，并點亮紅色報警燈；當供電低于4.5V時，監測單元將產生DSP的復位信號。

1.3 PMAC-PC卡的總線通訊方式

PMAC-PC卡使用的總線通訊標準是由IEEE 966協會在1987年正式通過的工業標準體系結構（Industry Standard Architecture），即ISA總線標準。這種總線的前身是IBM公司在1984年開發的AT總線，它支持8位或16位的數據操作，最高工作頻率為8Mhz，實際傳輸速率的最大值為8Mbyte/s。而PMAC-PC卡則是作為ISA平臺下的擴展I/O卡來工作，其地址范圍可以設置在前4K的I/O地址空間之內。出于對ISA平臺兼容性的考慮，它的數據線寬度只有8位，只能與主機進行單字符的I/O通訊。雖然PMAC-PC卡將這項通訊任務的優先級設置為最高級，但是它所占用的計算時間卻不多。ISA平臺下的I/O訪問周期如圖3所示[4]。

2 雙端口RAM卡的工作原理

圖3 ISA平臺下的I/O與內存訪問周期

雙端口RAM（DPRAM）卡上一共有13種芯片，可分為7個工作單元，其核心是IDT公司生產的一片8K×16位的雙端口靜態RAM芯片，圖2是它的結構圖。DPRAM兩個相互獨立的端口各自擁有一套地址線、控制線和數據線，可以同時訪問同一片存儲器陣列的不同存儲單元。一方面，PMAC-PC卡CPU板上的地址線、控制線和數據線通過緩沖/驅動單元以及接口端子P3、P4和J3、J4與DPRAM右端口相應的信號線進行了互聯，從而實現了它對DPRAM右端口的訪問。另一方面，主機可以通過ISA總線發送讀寫命令來訪問DPRAM左端口相應的存儲單元。其具體過程是：系統每次上電后，驅動程序會將DPRAM卡的高10位地址信息通過譯碼單元寫入地址比較單元，當主機訪問它時，地址比較單元與總線上的高10位地址信息相同，從而產生左端口的選通信號以及緩沖/驅動單元的使能信號，此后總線上的低14位地址信號和控制信號就可以進入到緩沖/驅動單元并為DPRAM的左端口提供訪問控制信號和地址信號，同時給總線收發器提供使能信號和方向控制信號（其中使能信號是通過邏輯控制單元最終產生的），從而完成主機與DPRAM卡之間的數據交換。而外設驅動單元會根據左端口當前是否處于忙狀態來驅動總線信號IOCHRDY，通知總線控制器是否需要額外的時鐘周期來完成讀寫操作。這樣DPRAM卡就可以作為運動控制卡和主機之間信息溝通的橋梁，一方面為PMAC-PC卡實時地添加軌跡參數或旋轉程序代碼，另一方面將被控對象當前的運行狀態傳送給主機。

與PMAC-PC卡不同，DPRAM卡是作為ISA平臺下的總線存儲器資源（Bus Memory Resource）來工作，其地址范圍通常可以設置在$B0000與$EC000之間[5]。用戶可以通過設置跳線E1來選擇是否讓它支持16位的數據傳輸。在支持的情況下，外設驅動單元會驅動總線信號MEMCS16*告知總線驅動器去執行16位數據傳輸的總線周期。ISA平臺下的內存訪問周期如圖3所示。

2 結束語

本文對一種8軸PMAC-PC運動控制卡和雙端口RAM卡的硬件體系結構、工作原理及其使用的總線通訊方式進行了分析，結果表明，PMACPC卡采用了目前比較流行的可編程邏輯器件（Programmable Logic Device，簡稱PLD）與DSP相結合的設計方案，基板上的PLD（門陣列單元）作為DSP的協處理器，負責采集和計算各軸的反饋信息，并將計算結果直接提供給DSP。這樣設計一方面可以減輕DSP的工作負荷，使其專注于軌跡規劃和后臺處理工作，另一方面與從控制芯片相比，PLD能夠以硬件的速度并行計算各軸的反饋信息，減少了由軟件計算該信息所產生的系統延時，從而提高了整個控制系統的實時性、集成度和可靠性，并且降低了系統成本。由于ISA總線的訪問時序、電壓等級以及信號線的功能與PC/104總線完全一致[6]，所以它對于PC/104總線運動控制卡的設計仍具有一定的參考價值，盡管16位的數據寬度可以滿足中低端用戶的需求，但較低的傳輸速率會限制上位機與控制卡的信息交換，所以PC/104總線逐漸會被傳輸速率更高、數據寬度更大的PCI、PCI/104和PCI/104-Express等總線形式所取代。新一代的PMAC運動控制卡PMAC-PCI不僅采用了PCI總線通訊方式，而且還提高了系統的集成度，這使得雙端口RAM可以直接集成到運動控制卡上；雖然其控制芯片采用了主頻更高、擴展能力更強的563xx系列DSP，但它仍然是24位的定點DSP，而且其內核和指令系統均與5600x系列DSP向上兼容，這表明新型控制卡仍然延續了PMAC-PC卡所采用的硬件體系結構，同時其資源配置方式與運行機理也沒有發生實質性地改變[7]，因此這種設計方案對于自主設計和開發此類運動控制卡的軟硬件仍具有參考和借鑒意義。

[1] Delta Tau System Inc. PMAC User's Manual[R].2007.

[2] 叢明,張士軍,周玉敏,等.基于PMAC的硅片傳輸機器人控制器的設計與實現[J].制造業自動化,2006,(5):48-52.

[3] Delta Tau System Inc.PMAC PC Hardware Reference Man ual[R].2004.

[4] Edward Solari.ISA & EISA Theory & Operation[M]. San Diego:Annabooks,1992.

[5] Delta Tau System Inc. PMAC Dual-Ported RAM User's Ma nual[R].2004.

[6] PC/104 Embedded Consortium.PC/104 Specification[S].www.pc104.org,2003.

[7] Delta Tau System Inc. PMAC PCI Hardware Reference Manual[R].2006.