基于AD9957的多波形雷達信號產生器

摘 要:介紹一種以數字正交上變頻芯片AD9957為核心器件，通過現場可編程門陣列(FPGA)對其進行配置的多波形雷達信號產生器。該信號產生器通過計算機RS 232串口對AD9957的工作參數進行設置，從而實時產生不同時寬和帶寬的線性調頻、非線性調頻信號和相位編碼等信號。該系統的軟件由Matlab和Quartus Ⅱ共同開發，不僅用戶界面友好，而且便于維護和復雜功能的擴充，具有較強的可移植性。實驗結果表明，該系統完全達到了設計要求，性能優良。

關鍵詞:數字正交上變頻; 現場可編程門陣列; AD9957; 雷達信號產生器

中圖分類號:TN95 文獻標識碼:A

文章編號:1004-373X(2010)13-0039-03

Multi-waveform Radar Signal Generator Based on AD9957

CAO Yi， ZHANG Chun-rong， LI Hui

(Xi’an Electronic Engineering Research Institute， Xi’an 710100， China)

Abstract: A multi-waveform radar signal generator is introduced， which uses AD9957 as the core device and is based on RS 232 serial port， FPGA and DDS technology. The generator can generate different bandwidth signals such as linear frequency modulation signal (LFM)， nonlinear frequency modulation signal(NLFM)， and phase encoding signal in real-time. The system software is developed on the platform of Matlab and Quartus Ⅱ. The user interface is friendly， the system is facile to maintain and expand the complex function. The experimental results show that the system can meet the design requirements.

Keywords: quadrature digital up-conversion; FPGA; AD9957; radar signal generator

0 引 言

自1971年J.Tierney和C.M.Tader 等人首次提出了DDS的概念[1]，作為一種先進的信號產生技術，經過近40年的發展已經廣泛應用于信號源儀器、測量分析儀器、通訊、數字信號處理、工業控制，軟件無線電等領域。目前國內外有關雷達信號產生研究的報道很多，國外的研究做得比較全面:多采用軟硬件相結合的設計方式，系統靈活，并滿足信號實時輸出的要求[2];設計上采用微處理器和DSP技術提高了系統的性能;采用工業標準的總線結構以及模塊化設計使系統具有良好的通用性、兼容性和可擴充性。

本文討論的基于AD9957的多波形雷達信號產生器實現方案，融合了RS 232串口通信、FPGA和DDS等多種技術，具有數字化、多功能和可編程的特點，并在模塊化設計方面做了一些探索和嘗試性研究。

1 整體方案設計

圖1為多波形雷達信號產生器的總體結構框圖。系統主要由PC軟件，波形控制和波形產生三部分構成。圖1中各部分電路簡介如下。

(1) PC軟件編程。應用VC編寫人機交互界面，并用其調用Matlab產生的數據。

圖1 多波形雷達信號產生器的總體結構框圖

(2) 復位電路。波形產生器的上電復位或手動復位電路，對波形產生器進行上電初始化或手動初始化。

(3) 波形數據庫內存 RAM。波形數據庫內存存儲項目要求的所有波形數據，為波形發生器提供需要的波形數據。

(4) UART收發器。完成PC與FPGA之間的通信。

(5) 電源電路。為波形產生器、波形控制模塊提供需要的電源。

(6) 波形控制模塊。波形控制模塊接收從接口電路輸入的控制信號，按照系統的要求，完成對波形發生器的波形數據配置，輸出需要的波形信號。

(7) 波形發生器。波形發生器是信號產生器的波形信號源。

(8) FPGA 器件配置與編程電路。FPGA 器件配置與編程完成對FPGA器件的數據編程與配置。

(9) 時鐘電路。為波形產生器和FPGA提供工作時鐘。

2 主要功能模塊介紹

2.1 數字正交上變頻芯片AD9957介紹

AD9957是美國AD公司(Analog Devices Inc.)生產的具有18位I，Q數據和通路，內置14位數/模轉換器的數字正交上變頻集成電路。AD9957具有32位相位累加器;內置1 024×32 b RAM，可實現內部調制功能;內部采用18 V和33 V供電，超低功耗;內置的低噪聲參考時鐘倍頻器允許用低成本、低頻外部時鐘作為系統時鐘，同時仍可提供優良的動態性能。AD9957有3種工作模式:正交調制模式、單頻輸出模式、插值DAC模式。

2.2 UART收發器設計

本文中PC與FPGA內部RAM間的通信是通過UART收發器完成的[5]。圖2為通過FPGA設計的UART收發器的頂層原理圖，主要由uartrx(接收模塊)和uarttx(發射模塊)兩部分構成。在完成數據傳輸的同時還可以通過集成到Matlab人機界面中的串口調試程序查看FPGA接收到的數據的正確性，可以簡化程序調試過程。

圖2 UART收發器

2.3 波形控制模塊

目前波形控制器通常采用單片機、現場可編程門陣列器件和DSP三種方法來實現。基于系統時序控制要求、電路改動與運行可靠性、開發成本及周期等多個方面綜合考慮，在設計中選擇FPGA來實現波形控制電路[6]。FPGA不僅可以解決電子系統小型化、低功耗、高可靠性等問題，而且其開發周期短、開發軟件投入少、可重復編程使用。圖3為AD9957的波形控制模塊。其中M1和M0是模式控制碼，F[2..0]是工作區選擇碼，S_CLK為串口時鐘，S_DATA為串口數據。圖4為AD9957控制模塊仿真時序圖，從圖中可以看出S_DATA和S_CLK是一一對應的。

圖3 AD9957波形控制模塊

圖4 AD9957控制模塊仿真時序圖

3 軟件模塊化設計

3.1 設計流程

圖5所示為目前大多采用的DDS設計流程[7]，首先要根據系統要求進行波形數據設計，并將其以某種格式儲存成文件，隨后用FPGA設計軟件(Quartus等)進行RAM設計，RAM的對應數據指定為設計的波形數據文件[8]，最后利用邏輯將數據配置到DDS中。如若需要修改波形數據，就需要將上述步驟進行一次，如若多次修改，是比較繁瑣的。

圖5 目前DDS設計中大多采用的設計流程

圖6所示為本設計中采用的基帶波形數據產生流程，通過在軟件界面中輸入波形參數，采樣率等數據，通過軟件算法，產生數據并將據送入FPGA內置的RAM中，在FPGA 輸入控制信號的控制下，將采樣數據送入DDS芯片中。

圖6 本設計采用的基帶波形數據產生流程

3.2 PC軟件

PC機應用軟件完成所有與波形數據相關的運算以及與硬件的數據通信功能，如圖7所示為基于Matlab GUI的應用軟件界面界面部分[9-10]，其包含以下一些功能:

(1) 波形數據的產生。對指定的波形形式、脈寬、帶寬等參數的信號進行仿真，包括時域波形數據的運算和頻譜分析、顯示，并保存數據。目前可生成LFM，NFLM，相位編碼和三角波的信號形式，如需要可添加任意波形。

(2) 計算機數據通信。通過計算機串行口連接系統主板以實現基于RS 232接口的異步串行數據通信，接口簡單，配置方便。目的是實現所需波形數據由計算機到波形產生硬件存儲器的下載、校驗。

(3) 用戶軟件界面。該界面可完成波形選擇;時寬、帶寬、采樣率、中頻頻率設定;信號時域波形、頻率-時間關系顯示;基帶采樣數據生成、下載等功能。

(4) 可移植性?；贛atlab編譯的人機界面的M文件可經Matlab編譯器(compiler)轉換為C或C++等不同類型的源代碼，并再次基礎上根據需要生成可獨立運行的應用程序文件，不需要Matlab環境的支持，大大擴展了程序的應用范圍。同時對M文件編譯后，運行速度大大提高。

圖7 基于Matlab基帶信號產生器軟件界面

4 實驗結果

圖8為AD9957工作在單頻輸出模式下，系統時鐘1 GHz，0 dBm，輸出185 MHz點頻頻譜，其雜散優于-70 dBc。 圖9為AD9957工作在正交調制模式下，帶寬10 MHz，時寬20 μs非線型調頻信號頻譜。由于篇幅所限，線性調頻、相位編碼等信號不在此一一列出。

圖8 185 MHz點頻頻譜

圖9 帶寬10 MHz非線型調頻頻譜

5 結 語

該設計主要討論一種基于DDS的雷達信號的實現方法，系統設計中將軟件與硬件相結合，操作簡便、靈活，并使軟件具有一定的可移植性。Matlab的編程界面使得操作者能夠方便快捷地修改數據。實驗結果證明了基于AD9957的多波形雷達信號產生器實現方法的正確性。由于異步通信數據傳輸的低速率和FPGA內置ROM容量的有限性，因此如果在PC與RAM間要求更高速度的數據傳輸，可以考慮換用PCI總線或計算機網口傳輸;當需要大時寬信號或采樣數據量很大，超出單片FPGA內部存儲器容量，可換用大容量的芯片或外加存儲設備。

參考文獻

[1]TIERNEY J， RADER C， GOLD B. A digital frequency synthesi-zer[J]. IEEE Trans. Audio Elect. Roacoust， 1971，54 (19): 48-56.

[2]YU Xue-feng， DAI F F， IRWIN J D， et al. 12 GHz 1.9 W direct digital synthesizer MMIC implemented in 0.18 μm SiGe BiCMOS technology[ J] . IEEE Solid-State Circuits，2008，43(6):1 412-1 418.

[3]張春榮.某雷達頻率綜合器設計報告[R].西安:西安電子工程研究，2006.

[4]席安安，張春榮.DDS在復雜信號產生中的應用研究報告[R].西安:西安電子工程研究所，2007.

[5]劉福奇，劉波.Verilog HDL應用程序設計實例精講[M].北京:電子工業出版社，2009.

[6]史興海，陳殿仁，趙爽，等.基于FPGA的高速DDS設計與仿真[J].長春理工大學學報，2009(1):85-87，164.

[7]周美麗，劉生春，白宗文.基于AD9957的雙通道高速數字調制信號源設計[J].國外電子元器件，2007，15(7):39-41.

[8]于長軍，龔勉.基于AD9957的三通道中頻模擬信號源[J].雷達科學與技術，2009，8(4):301-304.

[9]陳超.Matlab 2008應用程序接口編程技術[M].北京:電子工業出版社，2009.

[10]羅華飛.Matlab GUI設計學習手記[M].北京:北京航空航天大學出版社，2009.