基于FPGA的人工神經網絡系統的實現方法

薛維琴，李莉華，戴 明

（1.中國科學院 長春光學精密機械與物理研究所，吉林 長春 130033；2.重慶市電子工程職業學院 重慶 401331）

神經網絡是由大量的神經元通過特殊形式的加權網絡相互聯接而形成的，可以認為：神經網絡由兩種基本單元構成，即收集信號并且完成非線性變換的神經元胞，以及完成各神經元之間的加權互連的突觸。標準的神經網絡VLSI的實現方式是在單個芯片上集成多個神經元和突觸單元，并且將它們按某種通信結構組成神經網絡系統，此外，還有基于ASIC結構的，針對神經網絡運算特點進行優化和簡化設計的FPGA實現方式，以及基于商業處理器（如數字信號處理、RISC單片處理等）的模擬神經網絡的多處理器結構的實現方式。

衡量一個神經網絡性能的重要指標是快速性和適用性，而FPGA的集成度已經達到百萬門級，用FPGA構造神經網絡時，可以靈活地實現各種運算功能和學習規則，并且設計周期短、系統速度快、可靠性高、輸入輸出接口靈活、幾乎可以和任何形式的并行、串行接口及并行、串行A/D或D/A，DSP等連接，同時由于可以將整個系統都集成在單個芯片內，因而抗干擾性能極強，使其在自動控制、故障診斷、模式識別，圖像獲取、DSP應用、嵌人式系統等領域有著廣泛的應用前景。所以，FPGA無疑是首選的實現神經網絡的硬件芯片[1-2]。

1 BP神經網絡的基本原理

BP人工神經網絡即誤差后向傳播網絡，是一種前饋網絡，由輸入層、隱含層和輸出層構成。隱含層通過作用函數執行一種固定不變的非線性變化，將輸出空間映像到一個新的空間，輸出層節點則在該新空間進行線性加權組合。BP算法用于多層網絡，對于線性情況，多層網絡可以簡單到只有一個輸入層節點和輸出層節點，而沒有隱含層（中間層）。實際上，大多數自然、經濟和社會系統及其影響因素是非常復雜的非線性系統，它不僅有輸入層節點及輸出層節點，而且還可以有一層至多層隱含層節點。權值為零，說明相連的兩個神經元不發生作用，若為負，說明相連的兩個神經元之間相互抑制。此外，對于隱含層及輸出層的各神經元而言，它還有一個閾值，其作用是調節神經元的興奮水平。當有信息輸入網絡時，該信息首先由輸入層傳至隱含層節點，經特性函數作用后，再傳至輸出層輸出，其間每經過一層都要由相應的特性函數進行變換。節點的特性函數要求是可微的，通常選用S型函數，特性函數通常取Sigmoid函數，本系統選用Sigmoid函數，即和作為特性函數，具有較好的收斂性，模擬結論也比較符合實際情況[3，6]。

2 BP學習算法描述

BP網絡中每個節點都有一個狀態變量xi，節點i到節點j有一個連接權系數wji，每個節點都有一個閾值θj，每一個節點定義一個變換函數 fj[xi，wji，θj（i≠j）]，最常見的形式為

為了方便起見，將閾值θ作為神經元權值的第一個分量加到權值中去，那么輸入向量就應增加一項，可設輸入向量的第1個分量固定為 1，這樣 fj[xi，wji（i≠j）]的形式就可變為

一個3層單輸入、單輸出、n個隱節點的BP網絡結構如圖1所示。

圖1 BP網絡結構圖Fig.1 Structure diagram of BP network

圖1中，黑圓表示輸入為固定值1的神經元，用它與隱層神經元的連接權w011～w01n來表示隱層神經元的閾值，它與輸出層神經元的連接權w02來表示輸出層神經元的閾值，w11～w1n為輸入層到隱層之間的連接權值，w21～w2n為隱層到輸出層之間的連接權值[4-6]。描述一個如圖1所示網絡的BP算法，它主要包括2個階段：

1）正向傳播階段 從樣本集中取出一個樣本（x，d），計算隱層各個節點（神經元）輸出 yI（i）=f（w1（i）x-w01（i））和輸出層節點輸出

2）反向傳播階段 按下式反向計算各層節點的局部梯度δ 和權值修正量

即：

即：

權值調整量計算：

式中，x 是輸入，d 是期望輸出，f為激勵函數，η為學習率，δ（o）為輸出層節點的梯度，δi為隱層節點i的梯度。

3 BP神經網絡的VHDL設計

3.1 選擇系統處理數據字長

在運算中，涉及大量乘累加操作，本應采用浮點運算，但是占用的硬件資源和速度都將會不理想；如果采用定點運算，運算中帶來的“位增長”率將使每一級運算的最大值可能會逐級加倍，因此如果不精心地規劃設計，這些值就會溢出，結果會因為精度不夠而無法使用。因此采用自定義的定點數進行基本的運算單元設計。本系統采用不削弱神經網絡能力的最小要求16位（1，5，10）帶符號定點數表示，最高位為符號位，低10位為小數位，其余為整數位。

例如：將 1.5用 16位（1，5，10） 帶符號定點數可表示為：0000011000000000，將-2.3 用 16 位（1，5，10） 帶符號定點數可表示為：1000100100110011。

3.2 BP神經網絡模塊庫的建立

根據文件復用性的要求，建立基于VHDL語言的BP神經網絡元件庫，根據層次設計的要求，BP神經網絡結構的描述分為3層：第1層是前向傳輸模塊的描述，包括輸入信號加權求和，權值的存儲和非線性激勵函數的實現；第2層是反向傳輸模塊的描述；第3層是系統控制模塊的描述。下面用VHDL語言對這3層結構分別進行設計。

3.2.1 前向傳輸模塊的設計

圖2為前向傳輸模塊的VHDL程序設計流程。計算時x和w都是16位有符號數，相乘后為31位數（最高位為符號位（兩輸入數符號位相異或），低20位為小數位，其余10位為整數位），為了節省硬件資源四舍五入，舍去低10位小數位，為了防止后面相加是溢出，再擴展4位整數位，所以乘累加后輸出為25位。

函數變換部分：對于FPGA硬件來說，其可實現的運算極為有限，而BP網絡中的作用函數sigmoid函數是非線性的，是硬件實現的一個難點，常用的實現方法是查表法，這種方法比較簡單，但需要占用較多資源，當需要實現的網絡規模較大且精度要求較高時，查表法的實現有很大障礙；還有一個方法就是多項式逼近法。本系統使用了查表和多項式逼近2種方法。

圖2 前向傳輸程序設計流程圖Fig.2 Flow chart of prior to the transfer process

3.2.2 反向傳輸模塊的設計

反向傳輸模塊的VHDL程序設計流程如圖3所示。

圖3 反向傳輸程序設計流程圖Fig.3 Flow chart of reverse transfer program

使用3輸入的乘法器計算Δw02，4輸入的乘法器計算Δw2，5輸入的乘法器計算Δw01，6輸入的乘法器計算Δw1，這樣并行計算 Δw02、Δw2、Δw01、Δw1。

3.2.3 系統控制模塊的設計

該系統控制模塊由一個計數器組成，計數器的輸入信號有：時鐘信號、啟動運算信號start、最大訓練次數maxcount、誤差信號e、誤差容限eps，樣本數目；輸出信號有：前向傳輸控制信號en1，求誤差控制信號en2、反向傳輸控制信號en3、權值調整控制信號en4、權值讀寫信號en5、讀樣本地址信號，訓練次數 count。

3.3 基于FPGA的芯片和仿真軟件選型

芯片選型要考慮的因素有：硬件資源，例如LE個數、PLL個數、RAM個數；核心及外設電壓標準、功耗；軟件工具的功能對VHDL語言的支持；市場上專業開發板的支持。

本系統設計采用Altera公司Cyclonell系列的EP2C20Q240C8型FPGA。器件EP2C20Q240C8片內資源豐富，邏輯單元共18752個，最大用戶輸入輸出引腳為142個，器件EP2C20Q240C8還內嵌RAM，共208 KB，包含4個 PLL，同時支持 Nios軟核處理器。EP2C20Q240C8型FPGA的核心電壓是1.2 V，I/O電壓是3.3 V。而綜合軟件則使用Altera公司的QuartusⅡ6.1。

4 實驗驗證

將該BP網絡用來實現函數逼近，取網絡為1-5-1（輸入、輸出層神經元數為1，隱層神經元數為5），本系統測試了很多函數，現將其中2例測試結果列出，如圖4所示，（圖中實線為目標曲線，+線為逼近曲線）。由測試結果可以看出，對于函數中比較平坦的地方，該系統擬合結果不太理想，對于不同的網絡結構，網絡模型的誤差或性能和泛化能力也不一樣，一般地，隨著網絡結構的變大，誤差變小。通常，在隱層節點數增加的過程中，網絡誤差會出現迅速減小然后趨于穩定的一個階段，因此，合理的隱層節點數應取誤差迅速減小后基本穩定時的隱層節點數。合理網絡模型是必須在具有合理隱層節點數、訓練時沒有發生“過擬合”現象、求得全局極小點和同時考慮網絡結構復雜程度和誤差大小的綜合結果。設計合理的BP網絡模型的過程是一個不斷調整參數的過程，也是一個不斷對比結果的過程，比較復雜且有時還帶有經驗性。

例1：待測函數y=x2，測試結果如圖4所示。

圖4 函數y=x2的BP網絡硬件測試結果圖Fig.4 Test results of BP network hardware for y=x2function

例2：待測函數y=e-xsin（2x）+0.2，測試結果如圖5所示。

圖5 函數y=e-xsin（2x）+0.2的BP網絡硬件測試結果圖Fig.5 Test results of BP network hardware for y=e-xsin（2x）+0.2 function

5 結 論

以BP網絡為例提出了神經網絡硬件實現方法。應該說明的是：這種方法并非只適合于BP網絡，由于神經網絡都具有大規模并行的簡單運算的特點，所以可以將此方法推廣至更多類型的神經網絡。

本系統在參考前人工作的基礎上，綜合考慮了各種因素，用VHDL硬件描述語言設計并實現了該系統，從測試結果來看，本文所設計的BP神經網絡不但達到了一定的數據精度，也能滿足一般場合下的速度處理要求。此嘗試的成功將改變人工神經網絡的研究局限于算法和應用等領域的現狀，也必將極大促進神經網絡研究的進一步發展，這也將推動神經網絡硬件在相關應用領域中的實用化。

[1] 高雋.人工神經網絡原理及仿真實例[M].北京：機械工業出版，2007.

[2] 劉祖潤，曾喆昭，張志飛，等.基于單片機的Chebyshev神經網絡硬件設計[J].半導體技術，1999，24（5）:1003-353X.LIU Zu-run，ZENG Zhe-zhao，ZHANG Zhi-fei，et al.Design of hard-ware of the Chebyshev neural networks based on single chip[J].Semiconductor Optoelectronics， 1999，24（5）:1003-353X.

[3] 韓力群.人工神經網絡理論、設計及應用[M].北京：化學工業出版，2005.

[4] Theodoridis S，Koutroumbas K.模 式 識 別[M].李 晶 皎 ， 朱 志良，王愛俠，等，譯.北京：電子工業出版，2004.

[5] Kumar S.神經網絡 [M].北京：清華大學出版，2006.

[6] 趙知勁，莊嬋飛，干立，等.調制樣式BP神經網絡分類器[J].現代雷達，2003，25（10）:1004-7859.ZHAO Zhi-jin， ZHUANG Chan-fei， GAN Li， et al.Classifier of modulation types using BP neural network[J].Modern Radar， 2003，25（10）:1004-7859.