計算機系統結構中多處理機技術

摘要:多處理機通過共享的主存或輸入/輸出子系統或高速通信網絡進行通信。利用多臺處理機進行多任務處理，協同求解一個大而復雜的問題來提高速度，或者依靠冗余的處理機及其重組能力來提高系統的可靠性、適應性和可用行。該文介紹了微處理器的發展、多處理機的總線以及處理機系統中通信和存儲技術的發展和兩種特殊的多處理機系統結構。

關鍵詞:多處理機;體系結構;總線

Much Processor Technology in the Structure of the Computer System

XIAO Qiang-hua1， NING Dan2

(1. School of Mathmatics Physics， University of Sounth China， Hengyang 421001， China; 2. School of Computer Technology， University of Sounth China， Hengyang 421001， China)

Abstract: Mainly storing or inputting / outputting the subsystem or the high-speed communication network and carrying on communication through sharing of many processors . Utilize many sets of processor carry on many task deal with ， is it solve one heavy and complicated problem raise the speed to ask in coordination， either rely on redundant processor and recombinate ability is it raise systematic dependability ， adaptability and can spend competent to come. This text has introduced the development of the microprocessor， communication ， development of the memory technology and two kinds of special systematic structure of many processors in the bus of many processors and processor system.

Key words: multiprocessors; architecture; Bus

微電子技術和封裝技術的進步，使得高性能的VLSI微處理器得以大批量生產，性能價格比不斷合理，這為并行多處理機的發展奠定了重要的物質基礎。

計算機系統性能增長的根本因素有兩個:一是微電子技術，另一個是計算機體系結構技術。五十年代以來，人們先后采用了先行控制技術、流水線技術、增加功能部件甚至多機技術、存儲尋址和管理能力的擴充、功能分布的強化、各種互聯網絡的拓撲結構以及支持多道、多任務的軟件技術等一系列并行處理技術，提高計算機處理速度，增強系統性能。多處理機體系結構是計算機體系結構發展中的一個重要內容，已成為并行計算機發展中人們最關注的結構。

1 微處理器的發展

20世紀80年代中期，RISC精簡指令集計算機，用20%指令的組合實現了CISC計算機指令系統不常用的80%指令的功能。在提高性能方面，RISC采用了超級流水線、超級標量、超長指令字并行處理結構;多級指令Cache;編譯優化等技術，充分利用RISC的內部資源，發揮其內部操作的并行性，從而提高流水線的執行效率。20世紀80年代后期，RISC處理機的性能指標幾乎以每年翻一番的速度發展，它對于提高計算機系統的性能和應用水平起著巨大的作用。

目前，由Intel和HP兩家公司聯合開發的基于IA—64架構的Merced芯片，并由其共同定義的顯式并行指令計算技術EPIC(Explicitly Parallel Instruction Computing )，將為微處理器技術的發展帶來突破性進展。EPIC技術主要指編譯器在微處理器執行指令之前就對整個程序的代碼作出優化安排，編譯器分析指令間的依賴關系，將沒有依賴關系的指令(最多3個)組成一“組”，由Merced內置的執行單元讀入被分成組的指令群并執行。從理論上講，EPIC可以并行執行3倍于執行單元數的指令。64位體系結構的Merced芯片還采用了指令預測、數據預裝等技術，可以顯著地減少實際執行程序的長度，同時增強語句執行的并行性，經過代碼的重組，程序的執行時間比基于傳統體系結構的微處理器幾乎減少了一半;更加不同凡響的是，可以消除分支預測錯誤的三分之二。

IA—64微處理器具有128個通用寄存器以及128個浮點寄存器，而目前基于RISC的微處理器通常只有32個寄存器。它還具有更為豐富的與大量寄存器相連的附屬功能部件，使得其應用更為廣泛，同時內部各功能部件之間的可伸縮性擴展了機器的“寬度”，提高了系統的性能。容量更大的Cache以及更多的讀寫端口，使得基于IA—64微處理器的速度不再受到存儲延遲的限制。EPIC設計的Merced芯片可并行處理十幾個運算，而當今最優秀的芯片也只能并行處理4個運算操作。EPIC芯片用并行方式執行任務而不用順序執行，這將使其速度比現在的CISC和RISC芯片至少快兩倍。只有0.18微米微小距離的跡線間寬度也使芯片時鐘能夠達到900MHZ。使用EPIC設計的Merced是第一個被分為三部分的芯片:一部分運行CISC，另一部分運行RISC，第三部分運行EPIC。把三種體系結合于一塊芯片意味著現存的應用程序將仍然可以運行在基于新芯片的服務器上。

2 多處理機的總線

目前，在多處理機系統中有兩種主要的連接方式:一種是共享存貯器的的多處理機系統，另一種是消息傳遞的分布式多處理機系統。由于專用信號處理系統一般要求結構緊湊，在滿足實時性要求的前提下，對系統資源的利用率要求放在比較次要的位置上，故其操作系統簡單實用，不具備消息傳遞的多處理機系統中的復雜的消息尋徑能力;另外，由于信號處理場合的大計算量要求，系統內處理機比較多，單純的共享總線結構效率不高。因此，共享總線結構和分布式結構相結合是一種發展趨勢。

大多數多處理機系統的互連結構可歸結為如圖1的基本形式，圖中PE表示處理單元，LM表示局部存儲器，GM表示共享存儲器。圖1為傳統多處理系統的互連形式，由于沒有通信口，處理機之間交換數據必須通過共享存貯器，其處理效率隨著處理機數目增加而下降。

3 通信的發展

由于通信通常在芯片的外部實現，其速度遠低于芯片內部的計算速度，因而通信往往成為并行多處理機系統發展的瓶頸。

通信網絡中，總線結構最簡單，節點機數目較大時，總線上的通信趨于飽和，成為并行機發展的瓶頸。采用開關網絡來取代總線可以增加通信通路的數目，消除通信瓶頸。交叉開關可以提供任意源節點到任一目的節點的通路，但硬件成本高。N個部件互聯需要O(N2)交叉點的開關，當N>100時，成本之高是驚人的。折衷的辦法是采用多級開關，適當減少互連通路以降低成本，但通信性能也會隨之下降。

消息傳遞是一種有效的通信方法。消息格式的改進使多計算機的尋徑由存儲轉發方式演進為蟲蝕方式。第一臺多計算機系統采用的是存儲轉發(store and forword)尋徑方式。在存儲轉發網絡中，包是信息流的基本單位，每個節點有一個包緩沖區，包從源節點經過一系列中間節點到達目的節點。包交換的尋徑方式以其較高的傳輸帶寬和較低的平均傳輸時延，更適合于具有動態和突發特性的MMP系統的數據傳送。

目前的一些多計算機系統多采用虛擬直通的尋徑方式。其思想是:為了減少時延，沒有必要等到整個消息全部緩沖后再作路由選擇，只要接受到用作尋徑的消息頭部即可判斷。其通信時延與節點無關，這對于存儲轉發的尋徑方式來說是一個非常大的改進。然而，當出現尋徑阻塞時，虛擬直通方式只有將整個消息全部存儲在尋徑節點中，直到尋徑通道不阻塞時才能將消息發出，這就需要每個尋徑節點都有足夠的緩沖區來存儲可能出現的最大的信息包，在這一點上，虛擬直通方式與存儲轉發的尋徑方式是一樣的，同樣不利于VLSI的實現。因此，虛擬直通方式在最壞的情況下與存儲轉發方式的通信時延是一樣的。

新型的多計算機系統采用的是蟲蝕尋徑方式，它克服了上述的缺點。包被進一步分成更小的片，每個片相當于蟲的一個節，“蠕動”是以節為單位順序地向前爬行。只有頭片知道包發往何處，所有數據片必須跟著頭片。不同的包可交替地傳送，但不同包的片不能交叉，否則它們可能被送到錯誤的目的地。每個消息中的片以流水方式在網絡中向前“蠕動”。當消息的頭片到達一個節點A的尋徑器后，尋徑器根據頭片的尋徑消息立即作出路由選擇?？梢钥闯觯x蝕尋徑有以下優點:每個節點的緩沖區較小，易于VLSI實現;較低的網絡傳輸時延，所有的片以流水方式向前傳輸，采用了時間并行性，網絡時延正比于消息包的長度，傳輸距離對于它的影響很小;通道共享性好，利用率高，對通道的預約和釋放是結合在一起的一個完整的過程，有一段新的通道后立即放棄用過的一段舊通道;易于實現選播廣播通信方式等。蟲蝕尋徑通信技術作為一種新型的消息通信方式，具有很好的應用前景。

4 存儲技術的發展

與古典的馮·諾依曼計算機以運算器為中心不同，現代計算機系統以存儲器為中心。存儲技術的發展在很大程度上影響著多處理機系統結構的發展。Cache、主存、磁盤這三個存儲器可以分別構成“Cache—主存”和“主存—磁盤”兩個存儲系統，也可以構成一個“Cache—主存—磁盤”存儲系統。“Cache—主存”和“主存—磁盤”組成的兩個存儲系統組織方式是指:當CPU要訪問存儲器時，給出一個虛擬地址，由存儲管理部件MMU(Memory Management Unit)中的地址部件把CPU發出的虛擬地址變換成主存物理地址，然后用主存物理地址訪問Cache。如果要訪問的數據和指令在Cache中被找到，則Cache命中，否則發出Cache塊失效，用這個物理地址訪問主存儲器，取出一塊數據和指令裝入Cache，也把CPU所需要的數據和指令送往CPU。

“ache—主存—磁盤”組成的存儲系統組織方式是指:當CPU要訪問存儲器時，把虛擬地址直接送往存儲管理部件Cache。Cache能直接接受虛擬地址的訪問，把CPU所需的數據和指令找出來。如果Cache發生塊失效，則用經過MMU變換得到的主存物理地址訪問主存儲器，把讀出的一塊數據和指令裝入Cache，同時也把CPU所需的數據和指令送入CPU。

全Cache存儲系統是一種新型系統，就是不用主存，只用Cache和輔存兩種存儲器構成“Cache—輔存”存儲系統。這種系統的等效訪問周期與Cache很接近，等效存儲容量就是虛擬地址空間的容量。

5 大規模并行處理機系統MPP和群機并行系統

MPP是一種由成百上千乃至上萬個微處理器所組成的、基于分布式存儲的大規模并行處理系統。其體系結構發展特點是:節點機型選用通用高性能RISC微處理器芯片，它具有VLSI硅片、坤化鎵技術、高密度組裝和光技術。一般均在節點上設計一個功能較強的通信處理機構，盡量減輕處理器的通信開銷，有的甚至在節點上增設一個處理器作為通信處理機。

MPP系統采用分布式存儲方式使系統容易擴充，但由于每個處理機不能直接訪問非本地存儲器而采用消息傳遞方式來解決這一問題，這使得編程困難且通信開銷增大，因而廣泛使用虛擬共享存儲技術。這是在基于分布存儲器的多處理機上，實現物理上分布但邏輯上共享的存儲系統。其思想是:將物理上分散的各個處理機使用的局部存儲器，在邏輯上加以統一編址，形成一個統一的虛擬地址空間來實現存儲器的共享。每個處理機可以訪問全局存儲器的任一位置，用戶可以把它當成全局共享存儲系統。虛擬共享存儲系統的優點有:編程容易，系統結構靈活，可擴充性好，有較好的軟件移植性等。

MPP系統采用高速互聯網的拓撲結構由初期的超立方體轉向三維網、多級互聯網和交叉開關。近幾年來，隨著通信網絡技術的飛速發展，使分布式計算機專用互聯網有逐漸轉向標準通信網絡的趨勢。ATM技術是適合于B-ISDN的標準通信協議，利用ATM網可將各種類型的計算機連接成分布式并行計算機系統。

群機系統是利用高速通信網絡將一組工作站、服務器、小型機甚至巨型機或MMP系統連接起來，在并行程序設計及可視化人機交互集成環境(如PVM、EXPRESS等)支持下，統一調度，協調處理，實現高效并行處理的系統。

從結構和節點間的通信方式來看，群機系統也屬于分布式存儲系統，主要利用消息傳遞方式實現各節點間的通信。目前已實現和正在研究中的群機系統大多采用現有商用工作站/PC和通用LAN網絡，而且大多數群機系統的并行編程環境也建立在一般的UNIX操作系統之上，這樣系統開發的重點在通信和并行編程環境上，既不用重新研制計算機節點，又不用重新設計操作系統和編譯系統，可以縮短開發周期、減少系統的開發與維護費用，還可以利用最新的微處理器技術，使得節點機性能保持與處理器發展的同步，而且節點機系統管理相對容易，可靠性高。

網絡技術的進步使得松耦合系統的通信瓶頸逐步得到緩解。網絡傳輸速度的提高，有效地提高了應用程序間的通信帶寬，使得許多高速局域網與MPP中專用互聯網絡的性能相當。

群機系統擴展容易，對大多數中、粗粒度的并行應用都有較高的效率，而價格相對于傳統巨型機或MPP系統的價格要低。但與MPP系統相比，主要的缺點是:群機系統的通信延遲大，并行處理的粒度大。

6 小結

由于微處理器新體系結構的發展，將會出現在一片芯片上集成多個處理器的微處理器，因此，多處理機系統的節點本身將成為一個緊耦合多處理系統，然后再通過某種互聯網絡實現松耦合的MPP系統或群機系統。

網絡技術的進步使得松散耦合系統的通信瓶頸逐步得到緩解，開關技術的發展則大幅度的降低了傳輸延遲。互連技術，新的器件和算法，特別是光互連技術在并行系統中的應用，將使并行系統中的通信開銷非常小，以至在設計并行程序時不必考慮節點空間的距離和系統的拓撲結構。

隨著人們進一步開發新的微處理器芯片，探索更加靈活、能適應更多應用的互聯網絡，發展新的存儲方式，使I/O性能與整個計算機能力保持平衡，MPP、群機及SMP等多處理機體系結構的界限也會越來越模糊。并行計算機體系結構將朝著3T目標迅速發展。

參考文獻:

[1] 鄭緯民.計算機系統結構[M].2版.北京:清華大學出版社，1998.

[2] 康繼昌.現代并行計算機原理[M].西安:西北工業大學出版社，1997.

[3] 李學干，徐甲同.并行處理技術[M].北京:北京理工大學出版社，1994.

[4] 新一代微處理器體系結構[J].中國計算機用戶，1998.

[5] 張亮.毫米波導引頭目標識別與實時處理研究[D].長沙:國防科技大學，1997.

[6] 徐甲同，李學干.并行處理技術[M].西安:西安電子科技大學出版社，1999.