４０ｎｍ工藝帶來全新競爭力

李　健

全球能源問題的集中爆發，讓半導體產品的發展不再僅僅追求性能的提升，而是要綜合考慮性能、功耗與成本的平衡點。與眾多先進電源管理方案實現降低系統功耗相比，制程工藝的進步才是提升性能和降低功耗最根本的辦法，轉向更高制程無疑是提升半導體產品性能功耗比和市場競爭力最直接有效的辦法。

市場研究機構Gartner Dataquest產業分析師Kay-Yang Tan表示。過去數十年來，集成器件制造商(IDM)在工藝技術及服務的創新方面扮演領航者的角色，未來也將繼續在新一代產品的開發上扮演重要的角色。同時，專業集成電路制造服務公司在新產品開發生產中扮演越來越重要的角色，所產出芯片的市場銷售金額占全球半導體業的比例已從1998年的9.2％增加到2008的25.3％。

2007年底，Intel將通用芯片的制程帶入45nm，而為了給客戶提供更好地服務，代工巨頭臺積電(TSMC)在2008年率先開始提供更先進的40nm工藝，新的代工藝包括提供高效能優勢的40nm通用型工藝(40G)以及提供低耗電量優勢的40nm低耗電工藝(40LP)；同時提供完備的40nm設計服務套件及包括經過工藝驗證的合作廠商硅智材、設計自動化工具，以及TSMC的電性參數模型(sPICE Model)及核心基礎硅智材的完整設計生態環境。

當然，40nm和45nm屬于同一代制程，芯片設計人員無需更改芯片設計或采用新的設計準則，只要采用TSMC的45nm工藝設計流程，便可以直接獲得40nm工藝所提供的競爭優勢。TSMC希望新工藝的變化務必使在芯片制造端這一轉換過程清楚透明，讓芯片設計人員沒有后顧之憂，可以專心致力于提升產品的效能。40nm工藝的主要特點包括：

·芯片門密度(Raw gate density)是65nm工藝的2.35倍；

·運作功率(Active power)較45nm工藝減少幅度可達15％；

·創下業界SRAM單位元尺寸及宏尺寸的最小紀錄；

·提供通用型工藝及低耗電工藝以滿足多種不同產品應用；

·已經有數十個客戶進行產品設計；

·客戶已經頻繁使用晶圓共乘服務進行產品驗證。

40nm低耗電量工藝適用于對晶體管漏電高度敏感的產品應用，例如通訊及行動產品：40nm通用型工藝則適用于高效能的產品應用，例如中央處理器、繪圖處理器、游戲機、網絡、可程序化邏輯門陣列(FPGA)以及其他高效能消費型產品應用。40nm工藝是由45nm工藝直接微縮(Linearshrink)，而其SRAM效能則完全相同，單位元面積僅有0.242平方微米，創下目前業界的最小紀錄。除了尺寸及效能的雙重優勢外，不論是40nm通用型工藝或是低耗電量工藝，都可以搭配混合信號、射頻以及嵌入式DRAM工藝，以滿足多種不同的產品應用。TSMC 40nm工藝結合了193nm浸潤式曝影技術以及超低介電系數(Extreme low-k dielectric，ELK)組件連接材料的優勢，其邏輯工藝可搭配低耗電量三閘級氧化層(Triple gate oxide，LPG)來支持高效能無線及行動產品應用。此外，40nm通用型及低耗電量工，藝皆提供多種不同運作電壓以及1.8V及2.5V的輸入／輸出電壓以滿足不同產品的需求。據了解。目前40nm工藝的晶圓良品率已經超過60％，缺陷密度也達到低于O.2／平方英寸，完全可以滿足客戶的大規模生產需求。

TSMC的客戶也不斷評估全新的40nm工藝對比45nm帶來的產品優勢，Altera半導體技術專家相奇博士充分對比了兩者帶給FPGA的性能區別：40nm產品在電路密度上是45nm的1.24倍，處理速度則是1.1倍，功耗(Ps／Pa)大概是45nm的90％左右。可以說，從Altera的實際測試發現，40nto確實可以帶給其FPGA更高的性能與功耗比。

除了A1tera之外，目前已經有超過50家TSMC的客戶在2009年紛紛選擇推出自己的40nm產品，產品類型覆蓋GPU、基帶芯片、PLD、WLAN和網絡設備等。比如，對于CPU而言，40nm工藝是使得繪圖芯片及其他半導體組件更具成本效益的關鍵，能使繪圖芯片的設計開發不斷突破可能的限制而更上一層樓。NetLogic Microsystems公司推出基于TSMC 40nm先進工藝的NetLogicMicrosystems下一代先進的knowledge，based網絡處理器及10／40／100 Gigabit實體層(Physical Layer)解決方案。PMC-Sierra則全面啟用TSMC的40nm工藝用于生產其EPON和OTN等光網絡核心SoC單芯片解決方案。

雖然40nm工藝在2008年誕生之初并未獲得快速增長。但隨著2009年工藝成熟度的提高和AMD與NVDIA兩大GPU生產商(也是TSMC的重要客戶)下半年推出基于40nm工藝產品，40nm將在市場上帶給半導體產品全新的競爭力。