基于ＦＰＧＡ的６４點ＦＦＴ處理器設計

任炳宇　戰蔭偉

摘要：采取基一4按頻率抽取FFT算法，設計一種可在FPGA上實現的64點、32位長、定點復數FFT處理器。基－4蝶形運算單元中采用六級流水線設計，并行處理4路輸入／輸出數據，能極大地提高FFT的處理速度。該設計采用VHDL描述的多個功能模塊，經Modelsim對系統進行邏輯綜合與時序仿真。實驗證明，利用FPGA實現64點FFT，運算速度快，完全可以處理高速實時信號。