基于電流折疊技術的ＣＭＯＳ全差分ＶＣＯ設計

康香英　徐衛林

摘 要:針對目前通信系統應用上對壓控振蕩器的片上集成、寬調諧、調幅、啟動特性和功耗等提出的綜合性要求,分析和設計了一種壓控調頻調幅振蕩器,其延遲單元采用全差分結構,以消除共模噪聲和增加延遲控制的靈活性;并利用交叉耦合的差分負阻和電流折疊的正反饋技術進行頻率調諧,使之在寬頻范圍內具有常數振蕩幅度。采用0.5 μm CMOS工藝進行Spice仿真,結果表明振蕩器具有34~197 MHz的寬調諧范圍,并能保持常數振蕩幅度,功耗僅10 mW,啟動時間僅52 ns。系統還能在0.5~2.0 V范圍內進行良好的線性調幅。

關鍵詞:電流折疊;負阻交叉耦合晶體管對;自動振幅控制;全差分壓控振蕩器

中圖分類號:TN402文獻標識碼:B

文章編號:1004-373X(2009)10-011-02

Design of CMOS Full Differential VCO Based on Current Fold Technique

KANG Xiangying1,XU Weilin2

(1.Xianggang Yixing Refractory Co.Ltd.,Xiangtan,411102,China;

2.Institute of Microelectronics and Information Technology,Wuhan University,Wuhan,430072,China)

Abstract:On-chip VCO with comprehensive target,such as wide tuning,amplitude adjusting,good start up time and lower power,is required in current communication system.A frequency and amplitude adjusting VCO is designed and analyzed.Full differential configuration is used to avoid common mode noise and achieve controlling flexibility of delay cells.Negative resistance differential complementary cross-coupled pair and regenerative feedback technique with current fold are applied to adjust frequency with constant amplitude in large range.Under 0.5 μm CMOS process,Simulation results in SPICE indicate that the VCO proposed behaves in wide linear tuning between 34~197 MHz with constant amplitude,10 mW power dissipation and 52 ns start up time.It also has good linear amplitude adjusting between 0.5~2.0 V.

Keywords:current fold;negative resistance complementary cross-coupled pair;automatic amplitude control;fully differential VCO

射頻振蕩器是儀器儀表、自動控制和通信系統等領域廣泛使用的基本模塊,是構成時鐘恢復、頻率合成等系統的核心電路[1,2]。通常用無源元件LC,隧道二極管、雙基極二極管(單結晶體管)、雪崩雙極型晶體管來設計,但它們都與標準的CMOS工藝不兼容[3]。雖然LC振蕩器有良好的穩定性和相位噪聲性能,振蕩頻率可達微波L帶至C帶,但調諧范圍不大,而且不易于在當前主流CMOS工藝下進行片上集成。因而采用電流折疊的正反饋技術設計了一個全差分CMOS環形壓控振蕩器(VCO)。該振蕩器在調諧時具有常數振蕩幅度,并具有良好的線性調頻調幅性能。

1 振蕩器的工作原理及其全差分實現

1.1 振蕩器的工作原理

振蕩器是一種不需要外部信號激勵,能夠將自身的直流能源轉換為周期性輸出信號的電路。振蕩條件由式(1)Barkhausen準則決定[4,5]。

|T(ω)|≥1,∠T(ω)=360°(1)

可見系統能夠產生振蕩的基本條件是環路增益T(ω)>1,環路相移為360°。大部分應用要求振蕩器是可調諧的,理想壓控振蕩器的控制函數如式(2)所示。

ω_out=ω_o+K_vcoV_cont(2)

式中:ωo是對應控制電壓Vcont=0時的振蕩頻率;Kvco為VCO的增益或者靈敏度。環形振蕩器的工作原理:使得環路傳輸函數僅在一個頻率點上滿足Barkhausen準則,從而對延遲單元的設計提出了較高的要求。

1.2 振蕩器的全差分實現

延遲單元的結構和數量應根據對振蕩器速度、功率、噪聲性能等要求進行選擇。鑒于單端延遲單元的延遲時間容易受到電源電壓噪聲和襯底耦合噪聲的干擾,采用全差分結構,可以在較大程度上抑制這類共模噪聲[2,6,7],如圖1所示。

圖1的第一個模塊是調頻調幅控制單元,主電路采用4級全差分延遲單元,所以前三級采用反相連接,最后一級采用同相連接,以滿足Barkhausen準則。而且避免了單端反相延遲單元不能采用偶數級數的缺點。控制單元送出兩個控制電壓控制延遲單元的尾電流MOS管柵源電壓,從而實現頻率和幅度調節。

2 電路設計

2.1 采用電流折疊的正反饋延遲單元

基于上述考慮,采用全差分單元來實現信號延遲,延遲時間決定于時間常數RC,若直接調節負載電阻進行頻率調諧,伴隨的是振蕩信號幅度隨頻率的變化而變化。一種解決的方法是采用復制偏置技術,它同時調節負載電阻和尾電流的大小,使振蕩信號幅度近似不變。缺點是需要增加一個運算放大器,且其帶寬必須大于頻率變化的帶寬,這樣增加了芯片面積和設計難度[8,9]。采用的是電流折疊正反饋延遲單元,它不需要使用運算放大器[10],如圖2 (a)所示。

這里在差分對的基礎上并入交叉耦合對,容易證明,該耦合對的小信號等效阻抗為-2/gm的負阻。只要這個負阻絕對值大于負載電阻,則差分對的負載電阻仍是正阻抗,而該正阻抗可通過調節交叉耦合對的偏置電流來改變其阻值,從而改變延遲,但會導致負載電阻上的最大電流發生變化。因此在調諧方案的設計上采用差分電壓控制,同步向相反方向調節差分對尾電流,這樣兩個尾電流之和是一個常數,從而實現了頻率調諧時的常數振蕩幅度。控制上采用電流折疊結構,折疊到調頻調幅控制單元,由該單元實現尾電流的同步調節。

2.2 調頻調幅控制單元電路

調頻調幅控制單元的作用是提供頻率調諧功能,并保證調諧時的常數振蕩幅度。如圖2(b)所示,固定基準電流時,通過PMOS鏡像的鏡像電流也保持恒定,從而使得外部差分壓控信號輸入后,控制單元的差分對管電流發生變化,但總電流保持恒定,并利用柵漏短接的NMOS將這一電流轉換為控制電壓,從而保持了延遲單元調諧時的常數振蕩幅度。鑒于振蕩器應用的廣泛性和差異需求,同時振蕩幅度的增加可以提高相位噪聲,因此這一控制單元設計上的優點還在于可以通過調節幅度控制輸入端來調節振蕩信號的幅度。

3 系統仿真

對整個系統在TANNER環境下利用Tspice工具和0.5 μm CMOS工藝庫進行仿真。圖3是2.5 V幅度控制電壓和1.0 V差動電壓下差分振蕩輸出信號。仿真結果表明,起振時間僅52 ns,輸出信號擺幅1.0 V,振蕩頻率66.25 MHz,功耗僅10 mW。

通常環振頻率調諧范圍在3倍以內[3],仿真表明振蕩器在差分控制電壓-1.6～+1.6 V范圍內和2.5 V幅度控制電壓下具有163 MHz約6倍(34~197 MHz)的寬調諧范圍,并具有1.0 V的常數振蕩幅度,幅度偏差小于50 mV,如圖4(a)所示。保持差分調頻控制電壓、調幅控制電壓和振蕩信號的幅度具有圖4(b)所示的壓控調幅曲線。表明在2.0~4.0 V調幅控制電壓下,具有較好的線性調幅特性,可在0.5 ~2.0 V之間線性調幅。

4 結 語

設計的基于電流折疊的全差分壓控調頻調幅振蕩器在0.5 μm CMOS工藝下的Spice仿真結果表明,振蕩器具有較大的頻率調諧范圍和調幅范圍;壓控頻率調諧增益和壓控調幅增益的線性度都較好;電路功耗較低,僅10 mW;不需要電感和電容元件,便于CMOS工藝下的片上集成,并極大地減小了芯片面積。

參考文獻

[1]張冠百.鎖相與頻率合成[M].北京:電子工業出版社,1995.

[2] [日]遠坂俊昭.鎖相環(PLL)電路設計與應用[M].何希才,譯.北京:科學出版社,2006.

[3]池保勇,余志平,石秉學.CMOS射頻集成電路分析與設計[M].北京:清華大學出版社,2006.

[4]Lee T H.The Design of CMOS Radio Frequency Integrated Circuit[M].UK:Cambridge University Press,1998.

[5]Fong N,Plouchart J.Design of Wideband CMOS VCO for Multiband Wireless LAN Applications[J].IEEE,Solid-State Circuits,2003,38(8):1 333-1 342.

[6]Hajimir A,Lee T H.Design Issues in CMOS Differential LC Oscillator[J].IEEE JSSC,1999,34(5):717-724.

[7]Kim B,Ko J S,Lee K.A New Linearization Technique for MOSFET RF Amplifier Using Multiple Gated Transistors[J].IEEE Microw.Guided Wave Lett.,2000,10(9):371-373.

[8]Gil J,Song S S.A 119.2 dBc/Hz at 1 MHz,1.5 mW,Fully Integrated,2.5 GHz,CMOS VCO Using Helical Inductors[J].IEEE Microw.Wireless Compon.Lett.,2003,13(11):457-459.

[9]Chuang Y H,Lee S H.A Low-voltage Quadrature CMOS VCO Based on Voltage-voltage Feedback Topology[J].IEEE Microw.Wireless Compon.Lett.,2006,16(12):696-698.

[10]Razavi B.A Study of Phase Noise in CMOS Oscillators[J].IEEE JSSC,1996,31:331-343.