基于電路原理的觸發(fā)器波形分析

潘志平

觸發(fā)器是時(shí)序邏輯電路的基本單元電路，在數(shù)字電路和計(jì)算機(jī)電路中具有重要的作用。根據(jù)觸發(fā)器的邏輯功能不同，觸發(fā)器可以分為RS、JK、D、T型觸發(fā)器等。觸發(fā)器波形的分析研究，是本文討論的重點(diǎn)。如何快速準(zhǔn)確地分析作圖，筆者認(rèn)為必須掌握以下幾種不同情況下的波形畫(huà)法。

一、觸發(fā)器的空翻現(xiàn)象

空翻是指對(duì)于鐘控同步RS觸發(fā)器當(dāng)時(shí)鐘脈沖寬度tp大于4倍的與非門(mén)（由與非門(mén)組成的鐘控同步RS觸發(fā)器）信號(hào)平均傳輸延遲時(shí)間tpd時(shí)，觸發(fā)器將發(fā)生多次翻轉(zhuǎn)，造成觸發(fā)器的動(dòng)作混亂。在RS、JK、D、T型觸發(fā)器中，存在空翻現(xiàn)象的是鐘控同步RS觸發(fā)器，所以分析時(shí)對(duì)這類(lèi)觸發(fā)器要考慮其空翻現(xiàn)象。如圖1所示是由與非門(mén)構(gòu)成的鐘控同步RS觸發(fā)器，要求作出輸出端Q的波形(設(shè)觸發(fā)器初態(tài)為零)。此時(shí)，根據(jù)真值表作圖時(shí)必須注意在CP=1期間如果R、S的狀態(tài)發(fā)生變化，那么Q的狀態(tài)也要隨之改變。圖中當(dāng)?shù)谝粋€(gè)CP的上升沿到來(lái)時(shí)，R＝0、S＝1，根據(jù)真值表，Q要變?yōu)?，此時(shí)對(duì)于其它觸發(fā)器這個(gè)邏輯1要保持到第二個(gè)CP的上升沿才考慮其變化，但對(duì)于鐘控同步RS（由與非門(mén)組成）觸發(fā)器，根據(jù)觸發(fā)器的原理電路，在CP＝1期間兩個(gè)輸入端所在的與非門(mén)是打開(kāi)的，當(dāng)R、S的狀態(tài)發(fā)生變化時(shí)，只要時(shí)鐘脈沖寬度tp大于4倍的與非門(mén)平均傳輸延遲時(shí)間，Q的狀態(tài)也跟著變，即在第一個(gè)CP脈沖等于1期間R、S的狀態(tài)分別由0、1變?yōu)?、0時(shí)，Q的狀態(tài)應(yīng)由1變?yōu)?（具體見(jiàn)圖1）。

也就是在波形分析時(shí)不僅僅考慮CP脈沖到來(lái)這一時(shí)刻，還要注意CP＝1期間R、S狀態(tài)的變化。另外注意，根據(jù)電路原理的不同，對(duì)于或非門(mén)組成的鐘控同步RS觸發(fā)器要考慮的是CP＝0期間R、S狀態(tài)的變化。

二、存在級(jí)間連接線的多觸發(fā)器電路

對(duì)于多個(gè)觸發(fā)器構(gòu)成的電路，要觀察其是否存在相互間的連接線，即存在輸出端Q或者 (符號(hào)與圖中相對(duì)應(yīng)為正體，全文下同)與輸入端的連接線。此時(shí)，分析波形時(shí)要同步考慮，即Q、 及輸入端的波形一起畫(huà)，因?yàn)樗鼈兪窍嗷リP(guān)聯(lián)的。如圖2所示的電路中，存在兩級(jí)間的連接線， 與2J相連，Q2與1K相連，則1J、1K、Q1、2J、2K、Q2要同步畫(huà)。解題時(shí)首先將1J、1K、Q1、2J、2K、Q2按順序從上到下依次排列，并將相連接的輸入輸出端在波形圖中作好標(biāo)示，如圖中標(biāo)出Q2＝1K、 ＝2J。接著按照Q2→1K→Q1→2J→Q2的順序同步作出，而不能獨(dú)立作出Q1、Q2的波形。

三、脈沖上升沿和下降沿在時(shí)間上的前后控制

在兩個(gè)觸發(fā)器構(gòu)成的電路中，如果用同一個(gè)CP的上升沿和下降沿分別控制兩個(gè)觸發(fā)器，則應(yīng)按照CP到來(lái)的時(shí)間順序分別作出。圖2所示原理電路中，時(shí)鐘脈沖CP的下降沿控制輸出端Q1的狀態(tài)，而CP經(jīng)一個(gè)非門(mén)后再以下降沿控制Q2的狀態(tài)，這時(shí)的Q2其實(shí)是由CP的上升沿來(lái)控制的。根據(jù)圖2 所示的波形，CP首先出現(xiàn)的是上升沿，故應(yīng)先作Q2的波形，然后是下降沿，即再作Q1的波形，這樣根據(jù)CP上升沿下降沿到來(lái)的時(shí)間先后順序，按照Q2→Q1→Q2……這樣的循環(huán)順序作出相應(yīng)的波形，而不是按照 Q1→Q2→Q1……的順序作出波形。這是解本類(lèi)題的關(guān)鍵。

四、存在 、 控制的電路

是觸發(fā)器的直接置0端和直接置1端。通常在時(shí)鐘脈沖工作前使用，可將觸發(fā)器直接置0或置1。但有時(shí)在題中加入了 或 的波形要求分析輸出波形，此時(shí)根據(jù)觸發(fā)器的原理電路，應(yīng)注意 、 在每個(gè)觸發(fā)器中靠輸出端Q最近，只間隔一個(gè)與非門(mén)，而J、K、CP的狀態(tài)變化需要經(jīng)過(guò)多個(gè)與非門(mén)才到達(dá)Q端引起它的變化。一旦 、 為零則可直接將觸發(fā)器置0或置1。此時(shí)不管CP還是J、K的狀態(tài)如何，觸發(fā)器的狀態(tài)一定為0或者1。如圖2中，當(dāng)CP的第5個(gè)脈沖的上升沿來(lái)臨時(shí)，2J＝1，2K＝1，根據(jù)JK觸發(fā)器的真值表，Q2應(yīng)由0翻轉(zhuǎn)為1，但由于此時(shí) ＝0，則觸發(fā)器只能為零，一直等到 變?yōu)?后，再出現(xiàn)CP的上升沿時(shí)，才可以根據(jù)2J、2K的狀態(tài)來(lái)確定Q2的狀態(tài)，具體如圖2所示。從這里可以看出，在存在 、 的波形控制電路中，確定輸出端Q的波形時(shí)，首先看 、 ，接著是看CP，最后再根據(jù)輸入端的狀態(tài)由真值表來(lái)確定Q的狀態(tài)。

五、組合邏輯電路與時(shí)序邏輯電路在波形分析時(shí)的區(qū)別

當(dāng)組合邏輯電路與時(shí)序邏輯電路組合在同一電路中時(shí)，應(yīng)注意它們的區(qū)別。組合邏輯電路是一種無(wú)記憶功能的電路，任一時(shí)刻的輸出直接由當(dāng)時(shí)的輸入來(lái)決定，如圖3中異或門(mén)的輸出只由A與 的狀態(tài)來(lái)決定，與CP無(wú)關(guān)。而觸發(fā)器屬于時(shí)序邏輯電路，它的輸出不僅與CP有關(guān)，還與觸發(fā)器的輸入T原來(lái)的狀態(tài)有關(guān)，作圖時(shí)需區(qū)別對(duì)待。

六、CP脈沖的變化與輸入端的狀態(tài)的變化同時(shí)發(fā)生

圖3所示波形中，當(dāng)CP的第四個(gè)脈沖上升沿到來(lái)時(shí)，根據(jù)T＝A作出波形，發(fā)現(xiàn)T的狀態(tài)也正好由0態(tài)變?yōu)?態(tài)，此時(shí)確定Q的狀態(tài)時(shí)是根據(jù)T＝0還是T＝1呢。根據(jù)T觸發(fā)器的原理電路，T觸發(fā)器是由JK觸發(fā)器將J、K端相連而得到，而從T（即J、K端）狀態(tài)的輸入到輸出Q的變化，需要經(jīng)過(guò)多個(gè)與非門(mén)，即需要一定的傳輸延遲時(shí)間，所以，當(dāng)?shù)谒膫€(gè)CP的上升沿一出現(xiàn)，經(jīng)過(guò)一個(gè)非門(mén)后即將從觸發(fā)器封鎖，T＝1的狀態(tài)還來(lái)不及傳輸?shù)絈端，所以應(yīng)根據(jù)T＝0來(lái)確定輸出端Q的狀態(tài)。

觸發(fā)器電路千變?nèi)f化，要正確分析觸發(fā)器的輸入、輸出波形，就必須從電路原理著手，理解其實(shí)質(zhì)，掌握以上這些關(guān)鍵點(diǎn)，才能輕松駕馭。

（作者單位：江蘇省南通市中等專(zhuān)業(yè)學(xué)校）