數字信號處理器與單片機之間高速通信實現方案

趙 靜

[摘要]介紹一種利用DRAM實現數字信號處理器與單片機高速數據通信的方法,給出它們之間的接口電路以及軟件實現方案。

[關鍵詞]數字信號處理器DRAM接口電路數據通信

中圖分類號:TN91文獻標識碼:A文章編號:1671-7597(2009)1220010-01

一、引言

DSP芯片,也稱數字信號處理器,是一種特別適合于進行數字信號處理運算的微處理器具,其主要應用是實時快速地實現各種數字信號處理算法。根據數字信號處理的要求,DSP芯片一般具有如下主要特點:(1)在一個指令周期內可完成一次乘法和一次加法;(2)程序和數據空間分開,可以同時ac訪問指令和數據;(3)片內具有快速RAM,通常可通過獨立的數據總線在兩塊中同時訪問;(4)具有低開銷或無開銷循環及跳轉的硬件支持;(5)快速的中斷處理和硬件I/O支持;(6)具有在單周期內操作的多個硬件地址產生器;(7)可以并行執行多個操作;(8)支持流水線操作,使取指、譯碼和執行等操作可以重疊執行。由一片DSP加上存儲器、模/數轉換單元和外設接口就可以構成一個完整的控制系統,但這種方案要達到高速實時控制是不可行的。因為一個實時控制系統一般需要完成數據采集、模/數轉換、分析計算、數/模轉換、實時過程控制以及顯示等任務,單靠一片DSP來完成這些工作勢必會大大延長系統對控制對象的控制周期,從而影響整個系統的性能。所以我們添加一個CPU,負責數據采集、模/數轉換、過程控制以及人機接口等任務,使DSP專注于系統控制算法的實現,充分利用它的高速數據處理能力。從性能價格比的角度出發,這個CPU采用8位的51系列單片機。這時,兩個CPU之間的數據共享就成了一個重要的問題。

采用雙口RAM(簡稱DRAM)是解決CPU之間的數據共享的有效辦法。與串行通信相比,采用雙口RAM不僅數據傳輸速度高,而且抗干擾性能好。筆者選用了TI公司的第三代DSP芯片TMS320C32和51系列單片機89C52作為控制系統的CPU。兩個CPU之間通過雙口RAM CY7C133完成數據交換。但在實際使用過程中遇到了89C52與雙口RAM總線寬度不匹配的問題,需要進行接口電路的設計。

二、雙口DRAM CY7C133的內部結構和功能

DRAM即動態隨機存儲器最為常見的系統內存。DRAM只能將數據保持很短的時間。為了保持數據,DRAM使用電容存儲,所以必須隔一段時間刷新(refresh)一次,如果存儲單元沒有被刷新,存儲的信息就會丟失(關機就會丟失數據)。

CY7C133是CYPRESS公司研制的高速2K×16CMOS雙端口靜態RAM,具有兩套相互獨立、完全對稱的地址總線、數據總線和控制總線,采用68腳PLCC封裝形式,最大訪問時間可以為25/35/55ns。采用主從模式可以方便地將數據總線擴展成32位或更寬。

CY7C133允許兩個CPU同時讀取任何存儲單元(包括同時讀同一地址單元),但不允許同時寫或一讀一寫同一地址單元,否則就會發生錯誤。DRAM中引入了仲裁邏輯(忙邏輯)電路來解決這個問題:當左右兩端口同時寫入或一讀一寫同一地址單元時,先穩定的地址端口通過仲裁邏輯電路優先讀寫,同時內部電路使另一個端口的信號有效,并在內部禁止對方訪問,直到本端口操作結束。BUSY信號可以作為中斷源指明本次操作非法。在主從模式中,主芯片的信號接上拉電阻作為輸出,從芯片的信號作為寫禁止輸入。

三、DSP、單片機與DRAM之間的接口電路

89C52的地址總線寬度為16位,數據總線為8位;TMS320C32的數據總線寬度為32位,地址總線寬度為24位。而CY7C133的數據總線寬度為16位,地址總線寬度為11位,所以TMS320C32與雙口RAM的接口并無特別之處,但是89C52與雙口RAM之間的接口電路中就需要對89C52進行總線擴展了。具體做法是利用鎖存器74HC373的鎖存功能,通過對其使能信號的控制,進行分時讀寫,實現數據總線的擴展,即利用鎖存器作為虛擬總線。具體的讀寫過程、讀寫信號及鎖存器使能信號的產生將在下面詳細說明。

TMS320C32分配給雙口RAM的地址空間為0x800000h～0x8007FFh。通過三八譯碼器74HC138對A20～A23和STRB進行譯碼,給出雙口RAM的片選信號CER。89C52分配給雙口RAM的地址空間為0x1000h～0x1FFFh。通過二四譯碼器74HC139對A13～A15進行譯碼產生雙口RAM的片選信號CEL。雙口RAM每邊都有兩個讀/寫控制信號,分別控制高位字節和低位字節的讀/寫,在使用時可以根據需要分別對數據的高位和低位進行寫入操作。接口電路中,兩邊的兩個讀/寫控制信號分別被連接在一起,也就是說此時雙口RAM的讀寫都是同時讀寫16位數據。

四、軟件實現方案

DRAM必須采用一定的機制來協調左右兩邊CPU對它的讀寫操作,否則會出現讀寫數據的錯誤。通常可以用中斷、硬件、令牌和軟件這四種方式來協調雙方,本文采用的是軟件方式。從上面的分析中我們可以得知,在接口電路中實際上已經利用89C52的最低地址位A0把雙口RAM的存儲空間分為奇、偶地址兩個空間。其中,奇地址空間專供89C52寫,偶地址空間專供89C52讀。那么我們只需對TMS320C32的軟件作相應處理即可,也就是說,TMS320C32對雙口RAM的奇地址空間只讀,對偶地址空間只寫。這樣就避免了TMS320C32和89C52對雙口RAM同一地址單元的寫入操作。另外,在對雙口RAM進行訪問之前,CPU首先對本端的BUSY信號進行查詢,只有本端/BUSY信號無效時才進行讀寫操作,進一步保證了數據讀寫的可靠性。

五、結束語

通過DRAM實現雙CPU之間的數據通信,極大地提高了數據傳輸速度和可靠性,滿足了控制系統的實時、高速的控制要求。本文所設計的89C52與DRAM之間的接口電路簡單實用,成功解決了它們總線匹配的問題,對其他類似需要總線擴展的系統也有一定的參考價值。

參考文獻:

[1]李剛,TMS320F206DSP結構、原理及應用[M].北京:北京航空航天大學出版社,2002.

[2]朱銘鋯、趙勇、甘泉,DSP應用系統設計[M].北京:電子工業出版社,2002.

作者簡介:

趙靜(1982-),女,山東淄博人,淄博職業學院教師,主要研究方向:單片機原理、微機原理與接口技術、自動控制等。