印制板產生電磁兼容的主要原因及抗干擾措施

楊振岐 許 冉 胡建民

[摘要]以印制電路板的電磁兼容性為核心，分析電磁干擾的產生機理和產生電磁兼容問題的主要原因，詳細介紹在設計和裝配印制電路板時可采取的抗干擾措施。

[關鍵詞]印制電路板干擾電磁兼容性

中圖分類號：TNO文獻標識碼：A文章編號：1671—7597(2009)1020155—01

一、引言

電磁兼容(Electromagnetic compatibility)，簡稱EMC。它是指電子設備在電磁環境中對外部的影響和保證自身在電磁中的運行穩定性。

由于電子產品在使用中對其他電子產品有電磁輻射或干擾，同時也受到其他電子產品的電磁干擾，這不僅關系到電子產品本身工作的可靠性和安全性，也影響其他電子產品的正常工作，甚至導致安全危險。在電子產品內部，隨著主頻提高、布線密度增大、大量數模混合電路、高速電路引用及產品體積縮小，對印制板(PCB)電磁兼容性要求越來越高。PCB級的電磁兼容問題日益突出，引起了電路和印制板設計者的廣泛重視，成為高速、高頻印制板設計必須認真考慮的問題。

二、印制板上存在電磁兼容問題的主要原因

印制板是在絕緣基材上印有導電圖形，它與其他導電材料一樣。任何導線上都有一定的阻抗，在使用中有電流流過就會產生電壓降，變化的電流產生變化的磁場，變化的磁場又會產生感生電流，因而在印制板上只要加電工作。就會存在電場和磁場。如果板的布局、布線及電源、接地設計得合理，這些電場、磁場就不會對電路的性能產生有富的影響，如果設計得不合理，就會加大磁場、電場對電路性能的影響，使之成為電磁干擾源或影響電磁敏感電路印制板組裝件的正常工作，降低其性能，甚至會泄漏有用信息或干擾其他電路正常工作。引起電磁兼容問題的根本原因在于印制板工作時有時變電梳，印制板上高速、高頻的數字電路和邏輯電路的廣泛應用，又大大增加了產生時變電流的程度，所以印制板自身的電磁兼容性是必須認真考慮的問題。具體分析有以下幾方面主要原因：

(一)制導線的阻抗與電路不匹配

印制導線(走線)作為電流和信號的傳輸路徑，其阻抗特性在低頻電路時呈電阻特性。因為阻值很小，一般對電路影響不明顯。但是在高頻電路時呈電感特性，并且隨頻率變化的增高其電感特性越來越占主導地位。當導線上的信號電流頻率在100kHz以上時，感抗將超過電阻成為導線阻抗的主要部分。阻抗與導線的寬度、厚度、長度有關，頻率越高阻抗越大。任何在音頻以上(>20kHz)的信號通過印制導線(走線)均表現出電感特性。目前一般數字高速電路的頻率都在40—50MH以上，如果在高頻、高速電路設計時對導線的阻抗考慮不周傳輸線上阻抗不匹配就會引起信號反射，印制導線就容易形成一個無意的輻射射頻能量的輻射源，成為有效的能量發射天線。

(二)布局布線不當

數字電路與模擬電路共存在同一印制板上，布局時連接區域劃分不合理，使兩者共地或共電源，數字電源開關的噪聲可能會注入模擬電路造成干擾。

印制板上的時鐘電路和震高電路等，有高頻周期信號存在，導致產生瞬時電流，引起RF輻射。這類電路布局布線設計不當，會是較強的干擾源。

(三)器件的邊沿速率影響

數字器件的邊沿速率快，在邏輯狀態改變時會產生瞬間的電涌。當這種狀態改變的速度(上升和下降時間)很快時便會產生射頻能量，容易引起電磁兼容問題。器件的邊沿速率要比器件本身單純的高頻引起電磁兼容問題的可能性還要大。

(四)高頻輻射

當時鐘速度和邏輯變化率同時增加時，高頻PCB輻射也會增加。布線方式和與時鐘連接邏輯方式不當引起的阻抗失配和印制導線90°的彎角都會大大增加輻射強度。

(五)接地設計不當

接地回路或接地參考的不完善(有缺陷或隔離溝槽設計不當)會產生不平衡的差模電流，不平衡的差模電流會導致產生共模電流，引起信號的失真和信號的不完整，嚴重影響系統運行的可靠性和穩定性。

(六)回路面積大

接地回路和信號線回路面積大，接地或電源線連接不合理形成大環路，環路面積越大越容易引起大的電磁場，增加電磁干擾的可能性。

(七)基材選擇不當

高頻、微波電路印制板的基材選用不當，介電常數高、介質損耗大，致使導線阻抗不匹配，引起信號的反射。

(八)導通孔的分布參數影響

導通孔的直流電阻很小，相對于導線電阻在低頻時可以忽略。但是在高頻時電阻就呈現阻抗特性，孔的結構也會引起寄生電容和寄生電感。單個孔的寄生電容并不大，只有0.4～1pF左右，但是走線中若有多個孔進行層間轉換，其寄生電容對高頻電路的影響就不能忽視，它主要是延長了信號的上升時間。降低了電路的速度。同樣導通孔也存在寄生電感，在高速數字電路中寄生電感帶來的危害往往大于寄生電容，并且頻率越高影響越大，阻抗遠大于孔的電阻，在高頻高速電路中已經不能忽略。如果一條信號線通過幾個這樣的孔它的阻抗已非常可現了。所以導通孔的分布參數也是引起高頻電路板數字電路電磁兼容問題的原因之一。

三、解決措施

針對印制板電路產生電磁兼容問題的主要原因，提出一下相應的解決措施：

(一)阻抗與電路匹配

當印制板上信號導線阻抗不匹配時，會發生多次反射噪聲，在線路始端接入阻抗匹配電阻或一個串聯電阻／電容結合，可消有效降低電流尖峰幅度，消除干擾。當印制導線較長時，線路電感會導致減幅振蕩，串入阻尼電阻，可抑制振蕩，增強抗干擾能力，改善波形。

(二)合理布局布線

電路元件和信號通路的布局必須最大限度地減少無用信號的相互耦合：

1、高、中、低速邏輯電路在PCB上要用不同區域。

2、低電子信號通道不能靠近高電平信號通道和無濾波的電源線，包括能產生瞬態過程的電路。

3、安排電路時要使得信號線長度最小。

4、保證相鄰板之間、同一板相鄰層面之間、同一層面相鄰布線之間不能有過長的平行信號線。

5、電磁干擾(EMI)濾波器要盡可能靠近EMI源，并放在同一塊線路板上。

6、Dc／DC變換器、開關元件和整流器應盡可能靠近變壓器放置，以使其導線長度最小。

7、盡可能靠近整流二極管放置調壓元件和濾波電容器。

8、印制板按頻率和電流開關特性分區，噪聲元件與非噪聲元件要距離再遠一些。

9、對噪聲敏感的布線不要與大電流、高速開關線平行。

(三)合理選用器件

1、大多數數字電路采用方波信號同步，這將產生高次諧波分量。時鐘速率越高，邊沿越陡，頻率和諧波的發射能力也越高。因此，在滿足產品技術指標的前提下，盡量選擇低速時鐘。在Hc能用時絕不要使用Ac，

CMOS4000能行就不要用Hc。

2、由不同廠家生產的具有相同型號及指標的器件可能有顯著不同的EIdC特性，要選擇有較好EMC特性的元器件。

3、合理選擇信號上升和下降時間及幅度，在滿足性能要求的前提下，盡可能使用速度較慢的邏輯器件。

(四)降低高頻輻射

1、使用帶狀線PCB布局，終止于特性阻抗zc的微帶或其他傳輸線及采用扇出方式與時鐘進行連接，實現阻抗匹配，有效降低高頻輻射。

2、印制導線90°的彎角會呈現出電容的增加，這也代表了非連續性和輻射的增加，在頻率非常高時，若在微帶中使用45°角的彎角，將會降低輻射。

3PCB兆赫級頻率輻射應通過在PCB表面上或Ic上安裝微波吸波器來加以降低，使用低頻固態鐵氧體材料來充填散熱器和屏蔽罩上的隙縫也是很有效的辦法。

(五)合理接地

1、首先將不同的電源電壓、數字和模擬、高速和低速、電流的大小電路分別設置地線，目的是防止產生公共地阻抗的干擾。

2、低頻電路的地應盡量采用單點并聯接地，實際布線有困難時可部分串聯后再并聯接地。高頻電路宜采用多點串聯接地，地線應短而粗，高頻元件周圍盡量用柵格狀大面積地箔。

3、接地線應盡量加粗。若接地線用很細的線條，則接地電位隨電流的變化而變化，使抗噪性能降低。因此應將接地線加粗，使它能通過三倍于印制板上的允許電流。如有可能，接地線應在2～3mm以上。

4、將接地線構成閉環路設計只由數字電路組成的印制電路板的地線系統時，將接地線做成閉環路可以明顯的提高抗噪聲能力。其原因在于：印制電路板上有很多集成電路元件，尤其遇有耗電多的元件時，因受接地線粗細的限制，會在地結上產生較大的電位差，引起抗噪聲能力下降，若將接地結構成環路，則會縮小電位差值，提高電子設備的抗噪聲能力。

(六)減小回路面積

1、一種簡單的方法是在關鍵信號線邊上布一條地線，這條地線應盡量靠近信號線。這樣就形成了較小的回路面積，減小差模輻射對外界干擾的敏感度。當信號線的旁邊加一條地線后，就形成了一個面積最小的回路，信號電流肯定會取道這個回路，而不是其它地線路徑。

2、用了地線網格后，信號線的鄰近總會有一條地線，形成較小的回路面積。并且在布線時，應盡量使關鍵線靠近地線。

3、如果是雙層線路板，可以在線路板的另一面，緊靠近信號線的下面，沿著信號線布一條地線，地線盡量寬些。這樣形成的回路面積等于線路板的厚度乘以信號線的長度。另外，雙層板應毫無例外地使用地線網格，以減小地線的阻抗。

(七)選擇合適基材

印刷電路板基板的選擇應根據電路的工作性質、工作環境以及電路的構成來確定。應用于高頻電路的要選擇介電常數低、高頻損耗小的基板，時鐘頻率高于10MHz時，應當采用多層印制板。對于電路的工作頻率很高或前沿陡峭的脈沖電路，分布電容的影響是必須考慮的問題。由于敷銅板的厚度很薄，對于大電流，其載流量也是應考慮的問題。

(八)減小導通孔的分布參數

1、使用較薄PCB有利于減少過孔的兩種寄生參數。

2、PCB上信號走線盡量不換層，也就說盡量減少過孔。

3、孔的寄生電感與孔長度的對數成正比，與孔直徑成反比。所以設計高頻電路的印制板時，采用埋孔互聯技術縮短孔的長度，降低通孔的寄生參數。

四、結束語

除了以上因素外，還有其他一些原因如：地線的結構、大功率器件的屏蔽和高頻器件本身的RF輻射等，都會對印制板的電磁兼容性產生影響。設計時應根據電路的特點認真分析，找出產生磁兼容問題的主要原因，根據設計條件和目標要求，合理采用一些硬件抗干擾措施，提高系統的抗干擾能力。