基于ＦＰＧＡ平均值原理相位差計(jì)的設(shè)計(jì)

趙威威　廖京川　余先倫　李紅蓮

摘要：相位差的測(cè)量在研究網(wǎng)絡(luò)特性中具有重要作用。設(shè)計(jì)一個(gè)測(cè)量快速、精確的相位差計(jì)已成為生產(chǎn)科研中重要課題，提出了基于平均值原理相位差計(jì)的設(shè)計(jì)方法，采用FPGA芯片實(shí)現(xiàn)了平均值相位差計(jì)，重點(diǎn)對(duì)相位差測(cè)量中的超前與滯后判斷、輸入信號(hào)處理、相位差計(jì)數(shù)器、鎖存顯示等幾個(gè)數(shù)字環(huán)節(jié)進(jìn)行VHDL語(yǔ)言編程，頂層用原理圖方式構(gòu)建了相位差測(cè)量系統(tǒng)。該系統(tǒng)電路結(jié)構(gòu)簡(jiǎn)單，占用邏輯資源少，抗干擾能力強(qiáng)，可靠性高。

關(guān)鍵詞：電子測(cè)量；相位差；平均值原理；EDA技術(shù)