基于ＦＰＧＡ的高速實時數據采集系統設計

皮代軍　張海勇　葉顯陽　秦水介

摘要：設計一款基于FPGA的高速實時數據采集系統，該系統采用FPGA作為控制器，主要完成通道選擇控制及增益設置、A/D轉換控制、數據緩沖異步FIFO三部分功能。系統采用Verilog HDL語言，通過軟件編程控制硬件實現通道的選擇和可編程增益放大器放大倍數的設置，利用FPGA內部自帶的RAM設計16位的FIFO，實現數據的緩沖存儲。這種基于FPGA的同步采集、實時讀取采集數據的方案，可以提高系統采集和傳輸速度。系統的仿真驗證結果顯示，所設計的高速實時數據采集系統達到了預期的功能。